[發明專利]半導體器件和制造半導體器件的方法

在審

• 申請號: 202010112269.4
• 申請日: 2020-02-24
• 公開（公告）號: CN112117322A
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 任桐賢;李氣范;金旲炫;魏胄瀅;尹成美
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L27/146
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 陳曉博;尹淑梅

提供一種半導體器件和一種制造半導體器件的方法，所述半導體器件包括半導體基底：包括限定有源區的溝槽；掩埋介電圖案，位于溝槽中；氧化硅層，位于掩埋介電圖案與溝槽的內壁之間；以及多晶硅層，位于氧化硅層與溝槽的內壁之間，其中，多晶硅層具有與半導體基底接觸的第一表面以及與氧化硅層接觸的第二表面，并且其中，第二表面包括均勻分布的多個硅晶粒。

于2019年6月21日在韓國知識產權局提交的且名稱為“半導體器件和制造半導體器件的方法(Semiconductor Device and Method of Fabricating the Same)”的第10-2019-0074360號韓國專利申請通過引用全部包含于此。

技術領域

實施例涉及一種半導體器件和一種制造該半導體器件的方法。

背景技術

隨著半導體器件變得高度集成，MOSFET的按比例縮小也在逐漸加快。

發明內容

實施例可以通過提供一種半導體器件來實現，所述半導體器件包括：半導體基底，包括限定有源區的溝槽；掩埋介電圖案，位于溝槽中；氧化硅層，位于掩埋介電圖案與溝槽的內壁之間；以及多晶硅層，位于氧化硅層與溝槽的內壁之間，其中，多晶硅層具有與半導體基底接觸的第一表面和與氧化硅層接觸的第二表面，并且其中，第二表面包括均勻分布的多個硅晶粒。

實施例可以通過提供一種半導體器件來實現，所述半導體器件包括：半導體基底，包括限定有源區的溝槽；掩埋介電圖案，位于溝槽中；氧化硅層，位于掩埋介電圖案與溝槽的內壁之間；多晶硅層，位于氧化硅層與溝槽的內壁之間；導電線，位于半導體基底中并且跨越有源區；柵極介電層，位于半導體基底與導電線之間；以及多個雜質區，在導電線的相對側上位于有源區中，其中，多晶硅層具有與氧化硅層接觸的第一表面，并且其中，第一表面包括均勻分布的多個硅晶粒。

實施例可以通過提供一種制造半導體器件的方法來實現，所述方法包括以下步驟：在半導體基底中形成溝槽，使得溝槽限定有源區；在第一溫度范圍內執行沉積工藝，以在其中形成有溝槽的半導體基底的表面上形成非晶硅層；在第二溫度范圍內對非晶硅層執行結晶工藝以形成多晶硅層，第二溫度范圍不同于第一溫度范圍；對多晶硅層的表面執行氧化工藝以形成氧化硅層；以及形成掩埋介電圖案以填充其中已經形成有多晶硅層和氧化硅層的溝槽的其余部分。

附圖說明

通過參照附圖詳細地描述示例性實施例，特征對于本領域技術人員將是明顯的，在附圖中：

圖1示出了根據一些示例實施例的形成半導體器件的薄層的方法的流程圖。

圖2A至圖2F示出了根據一些示例實施例的形成半導體器件的薄層的方法的階段的剖視圖。

圖3A和圖3B示出了根據一些示例實施例的半導體器件的剖視圖。

圖4A和圖4B示出了顯示圖3A的部分A的放大視圖。

圖5示出了根據一些示例實施例的半導體器件的平面圖。

圖6A至圖6I示出了根據一些示例實施例的沿圖5的線I-I'和線'II-II'截取的制造半導體器件的方法中的階段的剖視圖。

圖7示出了根據一些示例實施例的半導體器件的平面圖。

圖8A至圖8E示出了根據一些示例實施例的沿圖7的線III-III'截取的制造半導體器件的方法中的階段的剖視圖。

圖9示出了沿圖7的線IV-IV'截取的剖視圖。

圖10示出了根據一些示例實施例的半導體器件的剖視圖。

圖11示出了顯示圖10的部分B的放大視圖。

圖12示出了根據一些示例實施例的半導體器件的平面圖。