[發明專利]半導體器件和制造半導體器件的方法

在審

• 申請號: 202010112269.4
• 申請日: 2020-02-24
• 公開（公告）號: CN112117322A
• 公開（公告）日: 2020-12-22
• 發明（設計）人: 任桐賢;李氣范;金旲炫;魏胄瀅;尹成美
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L27/146
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 陳曉博;尹淑梅

1.一種半導體器件，所述半導體器件包括：

半導體基底，包括限定有源區的溝槽；

掩埋介電圖案，位于溝槽中；

氧化硅層，位于掩埋介電圖案與溝槽的內壁之間；以及

多晶硅層，位于氧化硅層與溝槽的內壁之間，

其中，多晶硅層具有與半導體基底接觸的第一表面以及與氧化硅層接觸的第二表面，并且

其中，第二表面包括均勻分布的多個硅晶粒。

2.根據權利要求1所述的半導體器件，其中，第二表面的表面粗糙度與第一表面的表面粗糙度基本相同。

3.根據權利要求1所述的半導體器件，其中，第二表面具有至的表面粗糙度。

4.根據權利要求1所述的半導體器件，其中：

半導體基底包括單晶硅基底，并且

多晶硅層直接與單晶硅基底接觸。

5.根據權利要求1所述的半導體器件，其中，當在同一方向上測量時氧化硅層比多晶硅層厚。

6.根據權利要求1所述的半導體器件，所述半導體器件還包括局部地位于半導體基底與多晶硅層的第一表面之間的不連續的天然氧化物層。

7.根據權利要求1所述的半導體器件，其中，有源區的寬度小于溝槽的寬度。

8.根據權利要求1所述的半導體器件，其中：

多晶硅層沿溝槽的側壁朝向半導體基底的頂表面延伸，并且

多晶硅層在溝槽的側壁上具有第一厚度并且在半導體基底的頂表面上具有第二厚度，第二厚度不同于第一厚度。

9.一種半導體器件，所述半導體器件包括：

半導體基底，包括限定有源區的溝槽；

掩埋介電圖案，位于溝槽中；

氧化硅層，位于掩埋介電圖案與溝槽的內壁之間；

多晶硅層，位于氧化硅層與溝槽的內壁之間；

導電線，位于半導體基底中并且跨越有源區；

柵極介電層，位于半導體基底與導電線之間；以及

多個雜質區，在導電線的相對側上位于有源區中，

其中，多晶硅層具有與氧化硅層接觸的第一表面，并且

其中，第一表面包括均勻分布的多個硅晶粒。

10.根據權利要求9所述的半導體器件，其中，多晶硅層與溝槽的側表面的一部分和溝槽的底表面接觸。

11.根據權利要求9所述的半導體器件，其中：

半導體基底包括單晶硅基底，并且

多晶硅層直接與單晶硅基底接觸。

12.根據權利要求9所述的半導體器件，其中，柵極介電層與多晶硅層的一部分和氧化硅層的一部分接觸。

13.根據權利要求9所述的器件，其中，多晶硅層的第一表面具有至的表面粗糙度。

14.根據權利要求9所述的半導體器件，其中，當在同一方向上測量時氧化硅層比多晶硅層厚。

15.根據權利要求9所述的半導體器件，其中，有源區的寬度小于溝槽的寬度。

16.一種制造半導體器件的方法，所述方法包括以下步驟：

在半導體基底中形成溝槽，使得溝槽限定有源區；

在第一溫度范圍內執行沉積工藝，以在其中形成有溝槽的半導體基底的表面上形成非晶硅層；

在第二溫度范圍內對非晶硅層執行結晶工藝以形成多晶硅層，第二溫度范圍不同于第一溫度范圍；

對多晶硅層的表面執行氧化工藝以形成氧化硅層；以及

形成掩埋介電圖案以填充其中已經形成有多晶硅層和氧化硅層的溝槽的其余部分。