[發明專利]半導體存儲器件和具有該半導體存儲器件的存儲系統

在審

• 申請號: 202010108158.6
• 申請日: 2020-02-21
• 公開（公告）號: CN111796963A
• 公開（公告）日: 2020-10-20
• 發明（設計）人: 柳睿信;車相彥;金賢起;辛薰
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F11/10
• 分類號: G06F11/10
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

提供了一種半導體存儲器件和包括該半導體存儲器件的存儲系統。半導體存儲器件包括存儲單元陣列，該存儲單元陣列包括存儲塊、局部奇偶校驗存儲塊和寄存器塊。存儲塊響應于多個列選擇信號分別存儲多條部分局部數據，或者響應于全局奇偶校驗列選擇信號存儲第一部分全局奇偶校驗。局部奇偶校驗存儲塊響應于多個列選擇信號存儲局部數據的局部奇偶校驗，或者響應于全局奇偶校驗列選擇信號存儲第二部分全局奇偶校驗。寄存器塊生成包括第一部分全局奇偶校驗和第二部分全局奇偶校驗的全局奇偶校驗。每條局部數據包括部分局部數據，并且全局奇偶校驗是多條局部數據和局部奇偶校驗的奇偶校驗。

相關申請的交叉引用

本申請要求2019年4月3日提交的第10-2019-0038816號韓國專利申請的優先權，該申請的公開通過引用整體地結合于此。

技術領域

與示例實施方式一致的器件和系統涉及半導體存儲器件和包括該半導體存儲器件的存儲系統。

背景技術

半導體存儲器件可以包括存儲單元陣列。一般地，半導體存儲器件可以對施加到存儲單元陣列的數據執行ECC(error correcting code，糾錯碼)編碼操作，并且對從存儲單元陣列輸出的數據執行ECC解碼操作。

發明內容

一方面是提供可以對至少兩個不同的數據單元的數據執行糾錯碼(ECC)編碼和解碼操作的半導體存儲器件以及包括該半導體存儲器件的存儲系統。

本發明構思的方面不應該被以上描述限制，并且本領域普通技術人員將從在此描述的示例實施方式中清楚地理解其他未提及的方面。

根據示例實施方式的一方面，提供了包括存儲單元陣列的半導體存儲器件，該存儲單元陣列包括：多個存儲塊，被配置為響應于多個列選擇信號分別存儲多條部分局部數據，或者響應于全局奇偶校驗(parity)列選擇信號存儲第一部分全局奇偶校驗；局部奇偶校驗存儲塊，被配置為響應于該多個列選擇信號存儲多條局部數據的多個局部奇偶校驗，或者響應于全局奇偶校驗列選擇信號存儲第二部分全局奇偶校驗；以及寄存器塊，被配置為生成包括多個第一部分全局奇偶校驗和第二部分全局奇偶校驗的全局奇偶校驗，其中，該多條局部數據中的每一條包括該多條部分局部數據，并且全局奇偶校驗是該多條局部數據和該多個局部奇偶校驗的奇偶校驗。

根據示例實施方式的另一方面，提供了存儲系統，包括：控制器，被配置為輸出命令/地址，發送輸入數據，并且接收輸出數據；以及存儲器，被配置為接收命令/地址和輸入數據并且發送輸出數據，其中該存儲器包括存儲單元陣列，該存儲單元陣列包括：多個存儲塊，被配置為響應于多個列選擇信號分別存儲多條部分局部數據，或者響應于全局奇偶校驗列選擇信號存儲第一部分全局奇偶校驗；局部奇偶校驗存儲塊，被配置為響應于多個列選擇信號存儲多條局部數據的多個局部奇偶校驗，或者響應于全局奇偶校驗列選擇信號存儲第二部分全局奇偶校驗；以及寄存器塊，被配置為生成包括多個第一部分全局奇偶校驗和第二部分全局奇偶校驗的全局奇偶校驗，其中該多條局部數據中的每一條包括多條部分局部數據，并且全局奇偶校驗是多條局部數據和多個局部奇偶校驗的奇偶校驗。

附圖說明

圖1A和圖1B是根據示例實施方式的半導體存儲器件的框圖；

圖2是示出根據示例實施方式的存儲體(memory bank)的配置的框圖；

圖3是示出根據示例實施方式的每個存儲體的k個存儲塊和局部奇偶校驗存儲塊的配置的圖；

圖4是示出根據示例實施方式的糾錯碼(error correcting code，ECC)編碼器的圖；

圖5是示出根據示例實施方式的奇偶校驗生成器的奇偶校驗操作的圖；

圖6是示出根據示例實施方式的ECC解碼器的配置的圖；