[發明專利]半導體功率器件

在審

• 申請號: 202010106676.4
• 申請日: 2020-02-21
• 公開（公告）號: CN113299750A
• 公開（公告）日: 2021-08-24
• 發明（設計）人: 龔軼;劉磊;劉偉;毛振東
• 申請（專利權）人: 蘇州東微半導體股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/36;H01L29/423;H01L27/088
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發明屬于半導體功率器件技術領域，具體公開了一種半導體功率器件，包括：n型外延層，以及位于所述n型外延層內的：自下而上的第一n型漂移區、第二n型漂移區和第三n型漂移區，所述第一n型漂移區的摻雜濃度和所述第三n型漂移區的摻雜濃度均大于所述第二n型漂移區的摻雜濃度；至少一個柵溝槽以及位于所述柵溝槽內的柵極結構，所述柵溝槽的底部不高于所述第二n型漂移區的上表面；位于所述柵溝槽的兩側且位于所述第三n型漂移區之上的p型體區，以及位于所述p型體區中的n型源區。本發明可以提高半導體功率器件的擊穿電壓并降低半導體功率器件的導通電阻。

技術領域

本發明屬于半導體功率器件技術領域，特別是涉及一種包含多層n型漂移區的半導體功率器件。

背景技術

現有技術的半導體功率器件通常是通過深溝槽工藝在外延層內形成溝槽，通過在溝槽內填充介質層與多晶硅屏蔽柵形成垂直方向的RESURF(Reduced Surface Field，降低表面電場)結構，從而改善半導體功率器件的擊穿電壓和導通電阻等性能。通過提高外延層的摻雜濃度可以降低半導體功率器件的導通電阻，但是外延層的摻雜濃度的提高會使得溝槽底部位置處的電荷難以耗盡，而溝槽底部位置處的電場比較集中，使得半導體功率器件無法得到更高的擊穿電壓。

發明內容

有鑒于此，本發明的目的是提供一種半導體功率器件，以解決現有技術的半導體功率器件的導通電阻和擊穿電壓難以同時調整的問題。

為達到本發明的上述目的，本發明提供了一種半導體功率器件，包括：

n型外延層，以及位于所述n型外延層內的：

自下而上的第一n型漂移區、第二n型漂移區和第三n型漂移區，所述第一n型漂移區的摻雜濃度和所述第三n型漂移區的摻雜濃度均大于所述第二n型漂移區的摻雜濃度；

至少一個柵溝槽以及位于所述柵溝槽內的柵極結構，所述柵溝槽的底部不高于所述第二n型漂移區的上表面；

位于所述柵溝槽的兩側且位于所述第三n型漂移區之上的p型體區，以及位于所述p型體區中的n型源區。

可選的，所述柵溝槽的底部不低于所述第二n型漂移區的下表面。

可選的，所述柵溝槽的底部低于所述第二n型漂移區的下表面，所述柵溝槽的底部位于所述第一n型漂移區內。

可選的，還包括位于所述第三n型漂移區內的n型電場調制層，所述n型電場調制層的摻雜濃度大于所述第三n型漂移區的摻雜濃度。

可選的，所述柵極結構包括屏蔽柵和柵極，所述柵極、所述屏蔽柵和所述n型外延層兩兩之間由絕緣介質層隔離。

可選的，所述柵極位于所述柵溝槽的上部內，所述屏蔽柵位于所述柵溝槽的下部內。

可選的，所述柵極位于所述柵溝槽的上部內，所述屏蔽柵位于所述柵溝槽的下部內且所述屏蔽柵向上延伸至所述柵溝槽的上部內。

可選的，在所述柵溝槽的上部內，所述柵極位于所述屏蔽柵的兩側。

可選的，在所述柵溝槽的上部內，所述柵極環繞包圍所述屏蔽柵。

可選的，還包括n型漏區，所述第一n型漂移區位于所述n型漏區之上。

本發明提供的一種半導體功率器件在降低半導體功率器件的導通電阻的同時還可以提高半導體功率器件的擊穿電壓。

附圖說明

為了更加清楚地說明本發明示例性實施例的技術方案，下面對描述實施例中所需要用到的附圖做一簡單介紹。

圖1是本發明提供的一種半導體功率器件的第一個實施例的剖面結構示意圖；

圖2是本發明提供的一種半導體功率器件的第二個實施例的剖面結構示意圖；