[發明專利]半導體元件封裝結構

在審

• 申請號: 202010104189.4
• 申請日: 2020-02-20
• 公開（公告）號: CN113130428A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 林明哲;郭忠幸;陳慧玲
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L21/60
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體元件封裝結構，包括第一基板、第二基板以及接合層。接合層將所述第一基板與所述第二基板接合。所述接合層包含形成在介電層中的內部接合墊圖案與外部接合墊圖案，所述外部接合墊圖案圍繞所述內部接合墊圖案。所述外部接合墊圖案的第一接合墊密度是大于所述內部接合墊圖案的第二接合墊密度。

技術領域

本發明涉及一種半導體制造技術，且特別是涉及半導體元件封裝結構。

背景技術

通過半導體制造技術，集成電路可以在一個基板上制造。集成電路的功能隨著整體電子產品的研發的需求也趨向更復雜的設計。集成電路所包含的元件以及內聯機結構也因此大量增加。由于一個基板可用于制造形成元件的面積有其限制。因應集成電路所需要增大其功能而涉及的大量元件，集成電路的制造例如已往基板垂直的方向堆棧形成更多的元件與線路。

再進一步的制造研發，其可以將集成電路分為兩個部分，分別在其對應的基板上制造完成。基板的上層會形成有接合層(bonding layer)。接合層包含介電層以及在介電層中設置有多個接合墊。接合墊是與其基板上所形成的電路連接，用以接合到另一個基板上的電路。兩個基板的接合層的多個接合墊的位置是相同。在后續的封裝制作工藝中，兩個基板是相對，且通過接合層的接合可以構成整體的集成電路。

在上述的封裝過程中，如果兩個基板之間的接合力不足時，在后續電路切割成單個的芯片(die)時，可能因為接合力不足造成接合墊的接觸不良或是甚至分離，其結果導致集成電路的制造失敗，降低制造的良率(yield)。兩個基板之間的接合力有需要提升來至少減少后續切割芯片時造成電路的損壞。

發明內容

本發明提出在基板上的接合墊圖案的規劃，可以提升接合層的接合程度，減少兩個基板之間的接合層分離的現象。

在一實施例中，本發明提出一種半導體元件封裝結構，包括第一基板、第二基板以及接合層。接合層將所述第一基板與所述第二基板接合。所述接合層包含形成在介電層中的內部接合墊圖案與外部接合墊圖案，所述外部接合墊圖案圍繞所述內部接合墊圖案。所述外部接合墊圖案的第一接合墊密度是大于所述內部接合墊圖案的第二接合墊密度。

在一實施例中，對于所述的半導體元件封裝結構，所述外部接合墊圖案中的相鄰兩個接合墊之間在所述第一接合墊密度下有第一距離，所述內部接合墊圖案中的相鄰兩個接合墊之間在所述第二接合墊密度下有第二距離，其中所述第一距離小于所述第二距離。

在一實施例中，對于所述的半導體元件封裝結構，所述第一基板包含第一接合層且所述第二基板包含第二接合層，其中所述第一接合層與所述第二接合層接合在一起成為所述接合層。

在一實施例中，對于所述的半導體元件封裝結構，所述外部接合墊圖案是虛置圖案，所述內部接合墊圖案是連接于所述第一基板中的電路與所述第二基板中的電路之間。

在一實施例中，對于所述的半導體元件封裝結構，所述內部接合墊圖案的多個接合墊是均勻分布在正方形區域、長方形區域或是圓形區域中。

在一實施例中，對于所述的半導體元件封裝結構，所述外部接合墊圖案的多個接合墊是分布成至少一墊圈，圍繞所述內部接合墊圖案。

在一實施例中，對于所述的半導體元件封裝結構，所述外部接合墊圖案的多個接合墊包含多個墊圈，圍繞所述內部接合墊圖案。

在一實施例中，對于所述的半導體元件封裝結構，所述多個墊圈的所述多個接合墊，在水平方向或是垂直方向對準。

在一實施例中，對于所述的半導體元件封裝結構，所述多個墊圈的所述多個接合墊，在水平方向或是垂直方向是交替位移。

在一實施例中，對于所述的半導體元件封裝結構，所述外部接合墊圖案的多個接合墊是分布成一個墊圈。