[發明專利]電路板精密線路的制備方法、電路板精密線路及電路板

在審

• 申請號: 202010101768.3
• 申請日: 2020-02-19
• 公開（公告）號: CN111356296A
• 公開（公告）日: 2020-06-30
• 發明（設計）人: 周波;何驍;賀光輝;鄒雅冰;陳蓓;陳程成
• 申請（專利權）人: 中國電子產品可靠性與環境試驗研究所((工業和信息化部電子第五研究所)(中國賽寶實驗室))
• 主分類號: H05K3/18
• 分類號: H05K3/18
• 代理公司: 北京市隆安律師事務所 11323
• 代理人: 付建軍

本發明公開了一種電路板精密線路的制備方法、電路板精密線路及電路板，所述方法包括獲取基材，所述基材的表面無覆銅層；在所述基材的表面涂覆或鍍覆薄膜，所述薄膜能阻止活化鈀離子或化學銅離子在所述基材表面形成沉積；根據目標需求在有薄膜的基材上燒蝕出第一線路槽；在所述第一線路槽的槽壁上沉積出導電層，獲取第二線路槽；對所述第二線路槽進行鍍銅處理，獲得鍍銅線路。本發明可以極大地提高布線密度，同時優化生產流程，提高生產效率和成品合格率。

技術領域

本發明涉及電子通信領域，尤其涉及一種電路板精密線路的制備方法、電路板精密線路及電路板。

背景技術

21世紀已進入了高度信息化的社會，信息消費的需求愈加旺盛，高速化、高性能化和輕薄短小化是未來電子產品的主流發展趨勢，微電子封裝技術也在高速發展，更輕、更薄及封裝密度更高的器件應用越來越多，促使作為電子元器件支撐平臺的電路板必須向高密度、高集成和細微化的方向轉變。因此，電路板的布線密度越來越精密，線寬和間距逐步向微米級超精密方向發展。

目前主流的印制電路板精密線路制作有兩種方法和流程。一種是負片流程：前流程(覆銅板開料→壓合→鉆孔)→化學沉銅→電鍍→貼干膜→曝光→顯影→蝕刻→退膜；另一種是正片流程：前流程(覆銅板開料→壓合→鉆孔)→化學沉銅→電鍍→貼干膜→曝光→顯影→鍍銅/鍍錫→蝕刻→退膜。以上兩種方法均是經過化學藥水蝕刻，將印制電路板表層的銅箔蝕刻出線路，具體過程如圖1所示，利用傳統方法制作銅厚40μm、導線寬度100μm、導線間間距100μm的線路。圖1的各產品階段中，A1制作覆銅板，在基材上覆銅箔；A2進行沉銅、電鍍使銅層厚度加厚；A3在銅面貼感光干膜，干膜用于圖形轉移；A4進行曝光、顯影；A5進行蝕刻，將銅層蝕刻出線路；A6進行退膜，完成線路制作。

但是上述傳統技術流程繁瑣，制作工藝步驟多、耗時長，效率不高。另外，由于印制電路板表面完成銅厚一般要求大于25微米，同時，受電鍍銅后均勻性、干膜的顯影精度、對位曝光精度、蝕刻均勻性等因素的影響，傳統印制電路板線路的制作方法得到的導線寬度和導線間間距一般控制在40μm/40μm(線寬/間距)以上，且隨著線寬間距越小、密度越高，產品生產成本越高，合格率也越低，很難生產制作出線路線寬/間距低于25μm/25μm的超精密線路，幾乎做不到微米級線寬/線距，例如10μm/10μm、5μm/5μm等超高密度的線路。因此，迫切需要有一種微米級超精密線路制作方法。

發明內容

本發明的目的是提供一種電路板精密線路的制備方法及電路板，以解決現有電路板精密線路制備方法難以制備微米級精密線路的問題。

為實現上述目的，第一方面，本發明提供了一種電路板精密線路的制備方法，所述方法包括：

獲取基材，所述基材的表面無覆銅層；

在所述基材的表面涂覆或鍍覆薄膜，所述薄膜能阻止活化鈀離子或化學銅離子在所述基材表面形成沉積；

根據目標需求在有薄膜的基材上燒蝕出第一線路槽；

在所述第一線路槽的槽壁上沉積出導電層，獲取第二線路槽；

對所述第二線路槽進行鍍銅處理，獲得鍍銅線路。

優選地，對所述第二線路槽進行鍍銅處理，獲得鍍銅線路之后，還包括：

去除基材上的薄膜。

優選地，所述根據目標需求在有薄膜的基材上燒蝕出第一線路槽之前或之后，還包括：

根據目標需求在有薄膜的基材上進行鉆孔加工；

優選地，所述根據目標需求在有薄膜的基材上燒蝕出第一線路槽，包括：

利用激光燒蝕出第一線路槽。