[發明專利]半導體裝置及針痕偏移檢測方法

在審

• 申請號: 202010101610.6
• 申請日: 2020-02-19
• 公開（公告）號: CN113284815A
• 公開（公告）日: 2021-08-20
• 發明（設計）人: 陳建勝;賴明宏;謝銘桓
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 王濤;湯在彥

一種半導體裝置包含第一測試墊與多個第二測試墊。第一測試墊包含中央部與多個周邊部。多個周邊部鄰近于中央部的邊緣設置。周邊部彼此互不接觸且不接觸于中央部。第一測試墊具有多個檢測方位，且各檢測方位上設有至少一周邊部。各第二測試部通過第一連接走線與多個周邊部中的一者電連接。

技術領域

本發明關于檢測技術，特別是一種可即時監控探針組是否偏移的半導體裝置及針痕偏移檢測方法。

背景技術

已知，單一晶圓上可制造出大量的集成電路芯片，并且晶圓可通過單一化(singulation)程序而分離出此些集成電路芯片，以用于后續的封裝與使用。一般而言，在晶圓完成半導體的所有工藝后到出廠前的這段期間中，會對晶圓進行晶圓接受度測試(Wafer Acceptable Test，WAT)，以了解晶圓內的電性特性，藉以掌握晶圓是否于工藝中出現缺陷。如此一來，便得以確保晶圓在某個程度上的品質與穩定性。

在晶圓接受度測試中，通常是利用包含多個探針的探針組(可稱為探針卡)接觸于晶圓上的測試墊，以饋入測試信號來了解晶圓內的電性特性。然而，探針組在與測試墊接觸時可能出現滑移，無論是探針組的針尖偏移出測試墊外或刮出測試墊外都是不樂見的測試情況。因此，極需要可即時監控探針組的下針位置的相關機制來降低測試風險。此外，由于晶圓上的可用面積有限，因此亦期盼盡可能地節省測試所需的占用面積。

發明內容

本發明的一實施例揭露一種半導體裝置。半導體裝置包含第一測試墊與多個第二測試墊。第一測試墊包含中央部與多個周邊部。多個周邊部鄰近于中央部的邊緣設置。多個周邊部彼此互不接觸且不接觸于中央部。第一測試墊具有多個檢測方位，且各檢測方位上至少設有一個周邊部。各第二測試墊通過第一連接走線與多個周邊部的一者電連接。

本發明的一實施例揭露一種針痕偏移檢測方法。針痕偏移檢測方法包含：利用探針組接觸半導體裝置，其中半導體裝置包含第一測試墊與多個第二測試墊，第一測試墊包含中央部與多個周邊部，多個周邊部鄰近于中央部的邊緣設置，多個周邊部彼此互不接觸且不接觸于中央部，中央部具有多個檢測方位，各檢測方位上設有至少一個周邊部，各第二測試墊通過第一連接走線與多個周邊部中的一者電連接，其中探針組包含第一探針與多個第二探針，第一探針用以接觸第一測試墊，且多個第二探針用以接觸多個第二測試墊；通過第一探針輸出測試信號；利用多個第二探針個別檢測是否接收到測試信號以得到多個檢測狀態；以及根據多個檢測狀態判斷探針組的下針位置。

附圖說明

圖1為本發明一實施例的檢測系統與半導體裝置的示意圖。

圖2為本發明一實施例的半導體裝置與探針組的概要示意圖。

圖3為第一測試墊與檢測方位的一實施例的概要示意圖。

圖4為本發明一實施例的半導體裝置的概要示意圖。

圖5為本發明一實施例的半導體裝置的概要示意圖。

圖6為本發明一實施例的第一測試墊的概要示意圖。

圖7為本發明一實施例的針痕偏移檢測方法的流程圖。

圖8為一范例的多個第二探針的檢測狀態和判斷結果之間的概要關系示意圖。

附圖標號

100:半導體裝置

110:第一測試墊

111:中央部

1121～1128:周邊部

121～128:第二測試墊

131～137:第一連接走線

141:第二連接走線

200:檢測系統

210:探針組