[發明專利]整數除法裝置和馬達控制裝置

在審

• 申請號: 202010099219.7
• 申請日: 2020-02-18
• 公開（公告）號: CN111752531A
• 公開（公告）日: 2020-10-09
• 發明（設計）人: 小泉太嘉志;海永正博
• 申請（專利權）人: 日本電產株式會社
• 主分類號: G06F7/535
• 分類號: G06F7/535;H02P23/14
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 于靖帥;黃綸偉

本發明提供整數除法裝置和馬達控制裝置，能夠通過軟件而實現高速除法功能。整數除法裝置具有：判定部，其根據被除數和除數來判定將被除數除以除數而得到的商的值是否會落入寄存器的大小的位數所能表示的值的范圍內；以及輸出部，其在判定部判定為商的值不會落入寄存器的大小的位數所能表示的值的范圍內的情況下，將預定的固定值作為輸出值而輸出給寄存器。

技術領域

本發明涉及整數除法裝置和馬達控制裝置。

背景技術

以往，作為實現整數除法功能的硬件，使用專用IC或通用MCU。在專用IC中，由于存在硬件除法指令，因此能夠實現高速的除法處理，但存在成本高的問題。因此，為了削減成本，需要使用便宜的通用MCU，通過對通用MCU施加軟件處理而實現整數除法功能。

例如，在專利文獻1中公開了如下的整數除法方法：以從被除數減去除數時能夠同時求出部分余數和部分商的方式在除法處理之前轉換除數，一邊一位一位地左移被除數，一邊從被除數反復減去除數而求取各位的商。

另外，在專利文獻2中公開了如下的整數除法方式：在整數的除法中，在除數是預定的常數時，校正被除數，由此僅通過加減法運算和移位操作來求商。

專利文獻1：日本特開2002-175179號公報

專利文獻2：日本特開平04-348424號公報

當在通用MCU內進行除法處理的情況下，如果除法處理費時，則會給在同一MCU內進行的通信等其他控制帶來障礙。因此，在沒有與硬件對應的硬件除法指令的便宜的通用MCU中，難以實現高速除法。

發明內容

因此，本發明的目的在于，提供能夠通過軟件而實現高速除法功能的整數除法裝置和馬達控制裝置。

為了解決上述課題，本發明的一個方式的整數除法裝置具有：判定部，其根據被除數和除數來判定將所述被除數除以所述除數而得到的商的值是否會落入寄存器的大小的位數所能表示的值的范圍內；以及輸出部，其在所述判定部判定為所述商的值不會落入所述寄存器的大小的位數所能表示的值的范圍內的情況下，將預定的固定值作為輸出值而輸出給所述寄存器。

另外，本發明的一個方式的馬達控制裝置具有：電子齒輪部，其根據電子齒輪比來調整輸入信號；以及電力轉換部，其根據在所述電子齒輪部中以馬達的位置指令值作為所述輸入信號進行調整后的所述位置指令值而對所述馬達進行控制，所述電子齒輪部具有：判定部，其根據被除數和除數來判定將所述被除數除以所述除數而得到的商的值是否會落入寄存器的大小的位數所能表示的值的范圍內；以及輸出部，其在所述判定部判定為所述商的值不會落入所述寄存器的大小的位數所能表示的值的范圍內的情況下，將預定的固定值作為輸出值而輸出給所述寄存器。

而且，本發明的一個方式的整數除法方法包含以下步驟：根據被除數和除數來判定將所述被除數除以所述除數而得到的商的值是否會落入寄存器的大小的位數所能表示的值的范圍內；以及在判定為所述商的值不會落入所述寄存器的大小的位數所能表示的值的范圍內的情況下，將預定的固定值作為輸出值而輸出給所述寄存器。

根據本發明的一個方式，判定將被除數除以除數而得到的商的值是否會落入寄存器的大小的位數所能表示的值的范圍內，在判定為商的值不會落入寄存器的大小的位數所能表示的值的范圍內的情況下，不執行除法處理，輸出固定值，因此能夠實現除法的高速化。

附圖說明

圖1是示出本實施方式的馬達控制裝置的結構例的圖。

圖2是電子齒輪部的功能框圖。

圖3是示出整數除法處理的流程圖。

圖4是示出進行了粘貼處理的情況下的輸出值的圖。

圖5是示出不進行粘貼處理的情況下的輸出值的圖。

標號說明