[發明專利]溝槽型MOS器件及其制造方法

有效

• 申請號: 202010096649.3
• 申請日: 2020-02-17
• 公開（公告）號: CN111276542B
• 公開（公告）日: 2022-08-09
• 發明（設計）人: 余健;劉金磊
• 申請（專利權）人: 紹興中芯集成電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/423;H01L21/683
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種溝槽型MOS器件的制造方法，其特征在于，包括以下步驟：

提供一待背面減薄的溝槽型MOS器件晶圓，所述溝槽型MOS器件晶圓的正面上形成有填充于襯底中的柵極溝槽中的溝槽型柵極；

采用化學機械拋光機臺對所述溝槽型MOS器件晶圓的背面進行初次減薄；

在所述溝槽型MOS器件晶圓的正面上形成上表面平坦的阻擋層；

將一承載晶圓鍵合到所述阻擋層上；

采用化學機械拋光機臺對所述溝槽型MOS器件晶圓的背面進行再次減薄，直至所述溝槽型MOS器件晶圓中的襯底的厚度被減薄至一所需厚度。

2.如權利要求1所述的溝槽型MOS器件的制造方法，其特征在于，所述溝槽型MOS器件晶圓的正面上還形成有半導體外延層、源區、柵極隔離層、導電插塞和金屬互連層，所述源區形成于所述溝槽型柵極周圍的半導體外延層中，所述柵極隔離層覆蓋在所述溝槽型柵極和所述源區上，所述導電插塞依次貫穿所述柵極隔離層和所述源區至部分厚度的所述半導體外延層中，所述金屬互連層形成在所述柵極隔離層上并與所述導電插塞的頂部接觸，所述阻擋層形成在所述金屬互連層上。

3.如權利要求1所述的溝槽型MOS器件的制造方法，其特征在于，通過在所述溝槽型MOS器件晶圓的正面上多次重復沉積阻擋材料并對沉積的阻擋材料進行化學機械拋光的操作，來形成所述上表面平坦的阻擋層。

4.如權利要求1所述的溝槽型MOS器件的制造方法，其特征在于，所述溝槽型MOS器件晶圓中的襯底在所述初次減薄后的厚度為100μm~200μm，在所述再次減薄后所達到的所述一所需厚度為10μm~20μm。

5.如權利要求1所述的溝槽型MOS器件的制造方法，其特征在于，所述承載晶圓為裸片，在對所述溝槽型MOS器件晶圓的背面進行再次減薄之后，還包括：對所述承載晶圓背向所述溝槽型MOS器件晶圓的表面進行減薄，直至所述承載晶圓的厚度被減薄至另一所需厚度；以及，在所述承載晶圓上制作出用于將所述溝槽型MOS器件晶圓中的相應結構向外引出的端口。

6.如權利要求5所述的溝槽型MOS器件的制造方法，其特征在于，所述另一所需厚度為100μm~200μm。

7.一種溝槽型MOS器件，其特征在于，所述溝槽型MOS器件采用權利要求1~6中任一項所述的溝槽型MOS器件的制造方法制得。

8.一種溝槽型MOS器件，其特征在于，包括：

溝槽型MOS器件晶圓結構，所述溝槽型MOS器件晶圓結構包括襯底、半導體外延層、溝槽型柵極、源區、柵極隔離層、導電插塞和金屬互連層，所述溝槽型柵極填充于半導體外延層中的柵極溝槽中，所述源區形成于所述溝槽型柵極周圍的半導體外延層中，所述柵極隔離層覆蓋在所述溝槽型柵極和所述源區上，所述導電插塞依次貫穿所述柵極隔離層和所述源區至部分厚度的所述半導體外延層中，所述金屬互連層形成在所述柵極隔離層上并與所述導電插塞的頂部接觸；

上表面平坦的阻擋層，所述阻擋層形成在所述金屬互連層上；

承載晶圓結構，所述承載晶圓結構鍵合到所述阻擋層上，且所述承載晶圓結構上形成有用于將所述溝槽型MOS器件晶圓中的相應結構向外引出的端口，所述端口與所述金屬互連層連接；

其中，所述襯底背向所述阻擋層的表面為經化學機械拋光機臺初次減薄和再次減薄后的表面，所述初次減薄在所述承載晶圓結構鍵合到所述阻擋層上之前進行，所述再次減薄在所述承載晶圓結構鍵合到所述阻擋層上之后進行。

9.如權利要求8所述的溝槽型MOS器件，其特征在于，所述溝槽型MOS器件晶圓中的襯底的厚度為10μm~20μm。

10.如權利要求8所述的溝槽型MOS器件，其特征在于，所述承載晶圓結構的厚度為100μm~200μm。