[發明專利]半導體存儲裝置

有效

• 申請號: 202010093348.5
• 申請日: 2020-02-14
• 公開（公告）號: CN112510047B
• 公開（公告）日: 2023-09-05
• 發明（設計）人: 窪田吉孝;小玉枝梨華
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H10B43/40
• 分類號: H10B43/40;H10B41/30;H10B41/40;H10B43/30;G11C5/02
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

本發明的半導體存儲裝置具備具有排列在第1方向的第1區域及第2區域的襯底。第1區域具備：多個第1字線層及第1層間絕緣層，積層在與襯底的表面交叉的第2方向；第1半導體層，與多個第1字線層對向；及第1電荷儲存膜，設置在這些層之間。第2區域具備：多個第1字線層及第1層間絕緣層的一部分，積層在第2方向；多個第1絕緣層及第1層間絕緣層的一部分，在第3方向上與多個第1字線層相隔，積層在第2方向；第1觸點，在第2方向延伸，具有連接于多個第1絕緣層的外周面；及第2絕緣層，設置在多個第1字線層及第1絕緣層之間。多個第1絕緣層的第1方向的側面連接于多個第1字線層，多個第1絕緣層的第3方向的側面連接于第2絕緣層。

相關申請的引用

本申請以2019年9月13日申請的先行日本專利申請第2019-167639號的優先權的利益為基礎，且追求其利益，它的所有內容通過引用包含于本文中。

技術領域

以下所記載的實施方式涉及一種半導體存儲裝置。

背景技術

已知有一種半導體存儲裝置，具備：半導體襯底；存儲單元陣列，在與半導體襯底的表面交叉的方向上與半導體襯底相隔地配置；以及晶體管陣列，設置在半導體襯底的表面。

發明內容

一實施方式的半導體裝置具備具有排列在第1方向的第1區域及第2區域的襯底。

第1區域具備：多個第1字線層及多個第1層間絕緣層，積層在與襯底的表面交叉的第2方向；第1半導體層，在第2方向延伸，具有與多個第1字線層對向的外周面；及第1電荷儲存膜，設置在多個第1字線層與第1半導體層之間。第2區域具備：多個第1字線層的一部分及多個第1層間絕緣層的一部分，積層在第2方向；多個第1絕緣層及多個第1層間絕緣層的一部分，在與第1方向及第2方向交叉的第3方向上與多個第1字線層相隔，積層在第2方向；第1觸點，在第2方向延伸，具有連接于多個第1絕緣層的外周面；以及第2絕緣層，設置在多個第1字線層及多個第1絕緣層之間，在第1方向及第2方向延伸。

多個第1絕緣層的第1方向的側面連接于多個第1字線層，多個第1絕緣層的第3方向的側面連接于第2絕緣層。

附圖說明

圖1是表示第1實施方式的半導體存儲裝置的示意性構成的等效電路圖。

圖2是所述第1實施方式的半導體存儲裝置的示意性立體圖。

圖3是圖2的示意性放大圖。

圖4是所述第1實施方式的半導體存儲裝置的示意性俯視圖。

圖5是圖4的示意性放大圖。

圖6是圖5的示意性放大圖。

圖7是將圖5所示的構造沿著B-B′線切斷，從箭頭方向觀察時的示意性剖視圖。

圖8是圖5的示意性放大圖。

圖9是圖5的示意性放大圖。

圖10是將圖5及圖9所示的構造沿著C-C′線切斷，從箭頭方向觀察的示意性剖視圖。

圖11是將圖5及圖9所示的構造沿著D-D′線切斷，從箭頭方向觀察的示意性剖視圖。

圖12是將圖5所示的構造沿著E-E′線切斷，從箭頭方向觀察的示意性剖視圖。

圖13是表示所述第1實施方式的半導體存儲裝置的制造方法的示意性圖。

圖14是表示所述第1實施方式的半導體存儲裝置的制造方法的示意性圖。

圖15是表示所述第1實施方式的半導體存儲裝置的制造方法的示意性圖。

圖16是表示所述第1實施方式的半導體存儲裝置的制造方法的示意性圖。