[發明專利]半導體存儲裝置

有效

• 申請號: 202010093348.5
• 申請日: 2020-02-14
• 公開（公告）號: CN112510047B
• 公開（公告）日: 2023-09-05
• 發明（設計）人: 窪田吉孝;小玉枝梨華
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H10B43/40
• 分類號: H10B43/40;H10B41/30;H10B41/40;H10B43/30;G11C5/02
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

1.一種半導體存儲裝置，具備具有排列在第1方向的第1區域及第2區域的襯底，

所述第1區域具備：

多個第1字線層及多個第1層間絕緣層，積層在與所述襯底的表面交叉的第2方向；

第1半導體層，在所述第2方向延伸，具有與所述多個第1字線層對向的外周面；以及

第1電荷儲存膜，設置在所述多個第1字線層與所述第1半導體層之間；

所述第2區域具備：

所述多個第1字線層的一部分及所述多個第1層間絕緣層的一部分，積層在所述第2方向；

多個第1絕緣層及所述多個第1層間絕緣層的一部分，在與所述第1方向及所述第2方向交叉的第3方向上與所述多個第1字線層相隔，積層在所述第2方向；

第1觸點，在所述第2方向延伸，具有連接于所述多個第1絕緣層的外周面；以及

第2絕緣層，設置在所述多個第1字線層及所述多個第1絕緣層之間，在所述第1方向及所述第2方向延伸；

所述多個第1絕緣層的所述第1方向的側面連接于所述多個第1字線層，

所述多個第1絕緣層的所述第3方向的側面連接于所述第2絕緣層。

2.根據權利要求1所述的半導體存儲裝置，其中

所述襯底具有排列在所述第1方向的第3區域及第4區域，所述第3區域在所述第3方向上與所述第1區域并排，所述第4區域在所述第3方向上與所述第2區域并排，

所述第3區域具備：

多個第2字線層及多個第2層間絕緣層，積層在所述第2方向；

第2半導體層，在所述第2方向延伸，具有與所述多個第2字線層對向的外周面；以及

第2電荷儲存膜，設置在所述多個第2字線層與所述第2半導體層之間；

所述第4區域具備：

所述多個第2字線層的一部分及所述多個第2層間絕緣層的一部分，積層在所述第2方向；以及

第2觸點，在所述第2方向延伸，在所述第2方向的一端連接于所述多個第2字線層中的一個；

所述多個第2字線層中的一個經由所述第2觸點電連接于所述第1觸點。

3.根據權利要求2所述的半導體存儲裝置，其具備：

多個所述第1觸點，排列在所述第1方向；以及

多個所述第2觸點，排列在所述第1方向及所述第3方向；

所述多個第2觸點分別在所述第2方向的一端連接于所述多個第2字線層的任一個。

4.根據權利要求2所述的半導體存儲裝置，其中

所述襯底具有第5區域，所述第5區域在所述第1方向上與所述第4區域并排，

所述第5區域具備：

所述多個第2字線層的一部分及所述多個第2層間絕緣層的一部分，積層在所述第2方向；

多個第3絕緣層及所述多個第2層間絕緣層的一部分，在所述第3方向上與所述多個第2字線層相隔，積層在所述第2方向；

第3觸點，在所述第2方向延伸，具有連接于所述多個第3絕緣層的外周面；以及

第4絕緣層，設置在所述多個第2字線層及所述多個第3絕緣層之間，在所述第1方向及所述第2方向延伸；

所述多個第3絕緣層的所述第1方向的側面連接于所述多個第2字線層，

所述多個第3絕緣層的所述第3方向的側面連接于所述第4絕緣層。

5.根據權利要求4所述的半導體存儲裝置，其中

所述第2區域在所述第3方向上與所述第4區域及所述第5區域并排，且具備：

多個所述第1觸點，排列在所述第1方向；

多個所述第2觸點，排列在所述第1方向及所述第3方向；以及

多個所述第3觸點，排列在所述第1方向；

所述多個第2觸點中的一部分電連接于所述多個第1觸點，

所述多個第2觸點中的另一部分電連接于所述多個第3觸點。