[發明專利]平坦化方法以及閃存的制作方法

在審

• 申請號: 202010093213.9
• 申請日: 2020-02-14
• 公開（公告）號: CN111276398A
• 公開（公告）日: 2020-06-12
• 發明（設計）人: 吳建榮
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/306;H01L27/11517
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

本發明提供一種平坦化方法以及閃存的制作方法。平坦化方法包括提供半導體基底，半導體基底上形成有高出其表面的第一材料層且由第一材料層限定形成間隙，在半導體基底表面沉積第二材料層，再進行化學機械研磨工藝，去除部分厚度的第二材料層，未暴露出第一材料層的上表面，然后進行刻蝕工藝，再去除部分厚度的所述第二材料層，直至暴露出所述第一材料層的上表面。由于只對第二材料層進行化學機械研磨，第一材料層的表面不會受研磨影響，再刻蝕去除第一材料層表面的第二材料層，可以避免由于研磨不均勻而在第二材料層表面產生凹陷，提高第二材料層的厚度均勻性和表面平整度。本發明還提供一種閃存的制作方法。

技術領域

本發明涉及半導體制造領域，尤其涉及一種平坦化方法以及閃存的制作方法。

背景技術

閃存在不加電的情況下能長期保持存儲的信息，且具有集成度高、存取速度快、易于擦除和重寫等優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。閃存在傳統的MOS晶體管結構基礎上增加了浮柵和隧穿氧化層，利用浮柵來存儲電荷，從而實現了存儲內容的非易失性(non-volatile)。

一種現有閃存的浮柵制作工藝包括以下步驟：1、在半導體基底上形成襯墊氧化層和氮化硅層；2、刻蝕該氮化硅層、襯墊氧化層以及半導體基底以在半導體基底中形成溝槽；3、在該溝槽內填充隔離介質并進行CMP工藝使得隔離介質和前述氮化硅層齊平；4、去除前述氮化硅層及其下方的襯墊氧化層，在隔離介質之間的半導體基底上形成隧穿氧化層并填充多晶硅；5、利用CMP工藝使得多晶硅和隔離介質的上表面齊平；5、回刻蝕以去除部分隔離介質從而形成浮柵。

圖1是一種利用現有工藝填充間隙并進行CMP平坦化工藝后的剖面示意圖。如圖1所示，在上述浮柵制造工藝中，在第4步填充多晶硅時，多晶硅會沉積在凸出于半導體基底表面的隔離介質之間的間隙中，隨后在第5步利用CMP工藝使多晶硅層平坦化。但是，由于CMP工藝存在凹陷(dishing)以及腐蝕(erosion)的問題，經CMP處理后的表面平整度較差，因而會造成半導體基底形成的浮柵的厚度差別，影響閃存器件性能甚至會導致器件失效。

除了浮柵制作工藝，在半導體元器件的制造中，常需要在間隙中填充材料然后進行平坦化處理，但是，與上述浮柵制作工藝存在的問題類似的是，經過CMP工藝后的表面缺陷較多，最終會影響元器件的性能。

發明內容

本發明提供一種平坦化方法，以解決對間隙填充材料進行平坦化處理時在材料表面產生凹陷和腐蝕的問題。本發明還提供一種閃存的制作方法。

本發明提供一種平坦化方法，包括：

提供半導體基底，所述半導體基底上形成有高出所述半導體基底表面的第一材料層，所述第一材料層中形成有暴露出所述半導體基底表面的間隙；

在所述半導體基底上沉積第二材料層，所述第二材料層填滿所述間隙且覆蓋在所述第一材料層表面；

進行化學機械研磨工藝，去除部分厚度的所述第二材料層，剩余的所述第二材料層仍填滿所述間隙且覆蓋在所述第一材料層表面；

進行刻蝕工藝，再去除部分厚度的所述第二材料層，直至暴露出所述第一材料層的上表面。

可選的，所述刻蝕工藝為干法刻蝕或者濕法刻蝕。

可選的，在進行化學機械研磨后，執行濕法刻蝕或者干法刻蝕之前，剩余的所述第二材料層覆蓋在所述第一材料層表面上的厚度小于等于1000埃。

本發明還提供一種閃存的制作方法，包括：

提供半導體基底，所述半導體基底中形成有淺溝槽，所述淺溝槽中填充有第一材料層，所述第一材料層高出所述半導體基底表面，所述半導體基底上形成有由所述第一材料層限定的間隙；

在所述半導體基底表面沉積多晶硅層，所述多晶硅層填滿所述間隙且覆蓋在所述第一材料層表面；