[發明專利]權重單元和電子裝置

在審

• 申請號: 202010091274.1
• 申請日: 2020-02-13
• 公開（公告）號: CN111580783A
• 公開（公告）日: 2020-08-25
• 發明（設計）人: 萊恩·M·海雀;提塔許·瑞許特;喬治·凱特爾;雷維基·森古普塔;達爾門達·帕勒;洪俊顧
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F7/523
• 分類號: G06F7/523;G11C11/16;G11C11/22;G11C13/00
• 代理公司: 北京匯知杰知識產權代理有限公司 11587
• 代理人: 李潔;董江虹

本發明公開一種權重單元和電子裝置。權重單元包含：第一場效應晶體管(FET)和第一電阻式存儲器元件，第一電阻式存儲器元件連接到第一場效應晶體管的漏極；以及第二場效應晶體管和第二電阻式存儲器元件，第二電阻式存儲器元件連接到第二場效應晶體管的漏極。第一場效應晶體管的漏極連接到第二場效應晶體管的柵極，且第二場效應晶體管的漏極連接到第一場效應晶體管的柵極。

優先權

本申請要求享有2019年2月19日在USPTO申請的美國臨時申請第62/807,534號的優先權，以及2019年6月21日在USPTO申請的美國申請第16/448,799號的優先權，所述申請的公開的全文特此以引用的方式并入本文中。

技術領域

本公開大體上涉及一種權重單元(weight cell)配置，其中開/關比更接近晶體管的開/關比(10⁴到10⁵)。

背景技術

對用于機器學習(machine learning；ML)應用的硬件加速器的需求越來越大。在多數這些ML應用中占主導的計算是矩陣向量乘法。通過交叉開關(crossbar)網絡以模擬形式極高效地執行矩陣向量乘法是可能的。然而，為了表示權重，必須在每一權重單元中引入存儲器元件。靜態隨機存取存儲器(Static random access memory；SRAM)較大且功率低效。非易失性存儲器選擇方案(例如冗余隨機存取存儲器(redundant random accessmemory；RRAM)、閃存(FLASH)或自旋力矩轉移磁性隨機存取存儲器(spin-torque transfermagnetic random access memory；STT-MRAM))常常受包含低開/關比、高偏差以及非兼容編程電壓的一組其它挑戰的影響。

發明內容

根據一個實施例，提供一種權重單元。權重單元包含：第一場效應晶體管(fieldeffect transistor；FET)和第一電阻式存儲器元件，所述第一電阻式存儲器元件連接到第一FET的漏極；以及第二FET和第二電阻式存儲器元件，所述第二電阻式存儲器元件連接到第二FET的漏極。第一FET的漏極連接到第二FET的柵極，且第二FET的漏極連接到第一FET的柵極。

根據一個實施例，提供一種電子裝置。電子裝置包含權重單元陣列，每一權重單元包含：第一場效應晶體管(FET)和第一電阻式存儲器元件，所述第一電阻式存儲器元件連接到第一FET的漏極；以及第二FET和第二電阻式存儲器元件，所述第二電阻式存儲器元件連接到第二FET的漏極，第一FET的漏極連接到第二FET的柵極，且第二FET的漏極連接到第一FET的柵極。電子裝置包含：處理器，配置成通過以下操作來用權重單元陣列進行推斷：根據對應神經元的邏輯值來設定對權重單元陣列中的一行權重單元的輸入；以及讀取權重單元陣列中的一列權重單元的輸出。

根據一個實施例，提供一種電子裝置。電子裝置包含權重單元陣列，每一權重單元包含：第一場效應晶體管(FET)和第一電阻式存儲器元件，所述第一電阻式存儲器元件連接到第一FET的漏極；以及第二FET和第二電阻式存儲器元件，所述第二電阻式存儲器元件連接到第二FET的漏極，第一FET的漏極連接到第二FET的柵極，且第二FET的漏極連接到第一FET的柵極。處理器配置成根據供應到電阻式存儲器元件的電流的方向來寫入到電阻式存儲器元件。

附圖說明

通過結合附圖進行的以下詳細描述，本公開的某些實施例的上述和其它方面、特征以及優點將更加明了，在附圖中：

圖1是根據實施例的權重單元的電路圖。

圖2是根據實施例的權重單元陣列的電路圖。

圖3是根據實施例的權重單元陣列的電流輸出的曲線圖。

圖4是根據一個實施例的網絡環境中的電子裝置的框圖。

附圖標號說明