[發明專利]半導體裝置及其制造方法

在審

• 申請號: 202010091190.8
• 申請日: 2020-02-13
• 公開（公告）號: CN112447755A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 鹽田倫也;石田貴士
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582;H01L27/11524;H01L27/11556
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

實施方式涉及一種半導體裝置及其制造方法。實施方式的半導體裝置具備：半導體襯底，具有第1面、設置在較第1面更深位置的第1觸點部、及從第1觸點部突出至較第1面更高位置的第2觸點部；積層體，在第1面上交替地積層著絕緣層與電極層；及半導體膜，在第2觸點部上以與第1面垂直的第1方向在積層體內延伸。在第1觸點部和第2觸點部的界面上，第1觸點部的與第1面平行的第2方向的長度長于第2觸點部的第2方向的長度。

[相關申請案]

本申請案享有以日本專利申請2019-162305號(申請日：2019年9月5日)為基礎申請案的優先權。本申請案因參照該基礎申請案而包含基礎申請案的全部內容。

技術領域

本發明的實施方式涉及一種半導體制造裝置及其制造方法。

背景技術

半導體裝置中，存在將電極層積層而成的三維積層型半導體存儲裝置。該三維積層型半導體存儲裝置的制造步驟中存在如下步驟，即，形成將半導體襯底上積層而成的積層體貫通的孔，且在該孔內使半導體材料外延生長，形成觸點部。此后，在觸點部之上，形成包含存儲膜的半導體膜。

發明內容

實施方式提供一種可充分地確保半導體襯底上形成的觸點部與半導體膜的連接的半導體裝置及其制造方法。

實施方式的半導體裝置具備：半導體襯底，具有第1面、設置在較第1面更深位置的第1觸點部、及從第1觸點部突出至較第1面更高位置的第2觸點部；積層體，在第1面上交替地積層著絕緣層與電極層；及半導體膜，在第2觸點部上以與第1面垂直的第1方向在積層體內延伸。在第1觸點部和第2觸點部的界面上，第1觸點部的與第1面平行的第2方向的長度長于第2觸點部的第2方向的長度。

附圖說明

圖1是第1實施方式的存儲單元陣列1的立體圖。

圖2是圖1所示的存儲單元陣列1的俯視圖。

圖3是沿著圖2所示的切斷線A-A'所得的剖視圖。

圖4是將圖3的一部分放大所得的剖視圖。

圖5是表示積層體的形成步驟的剖視圖。

圖6是表示存儲孔的形成步驟的剖視圖。

圖7是存儲孔的放大圖。

圖8是表示底部區域的各向異性刻蝕步驟的剖視圖。

圖9是表示硅結晶的外延生長及硼的離子注入步驟的剖視圖。

圖10是表示未摻雜層的形成步驟的剖視圖。

圖11是表示半導體膜的成膜步驟的剖視圖。

圖12是表示狹縫的形成步驟的剖視圖。

圖13是表示犧牲層的刻蝕步驟的剖視圖。

圖14是表示絕緣膜的形成步驟的剖視圖。

圖15是表示電極層的形成步驟的剖視圖。

圖16是用以說明比較例的半導體裝置的制造方法的剖視圖。

圖17是用以說明比較例的半導體裝置的制造方法的剖視圖。

圖18是表示變化例1的存儲單元陣列的主要部分構造的剖視圖。

圖19是表示變化例2的存儲單元陣列的主要部分構造的剖視圖。

具體實施方式

以下，一面參照附圖一面說明實施方式。另外，實施方式并不限定本發明。