[發明專利]半導體裝置及其制造方法

在審

• 申請號: 202010091190.8
• 申請日: 2020-02-13
• 公開（公告）號: CN112447755A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 鹽田倫也;石田貴士
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582;H01L27/11524;H01L27/11556
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

1.一種半導體裝置，具有：

半導體襯底，具有第1面、設置在較所述第1面更深位置的第1觸點部、及從所述第1觸點部突出至較所述第1面更高位置的第2觸點部；

積層體，在所述第1面上交替地積層著絕緣層與電極層；及

半導體膜，在所述第2觸點部上以與所述第1面垂直的第1方向在所述積層體內延伸；

在所述第1觸點部和所述第2觸點部的界面上，所述第1觸點部的與所述第1面平行的第2方向的長度長于所述第2觸點部的所述第2方向的長度。

2.根據權利要求1所述的半導體裝置，其中所述第2觸點部具有以所述第2方向的長度隨著靠近所述積層體而變長的方式傾斜的錐形面，且所述錐形面中，硅結晶的(111)面露出最多。

3.根據權利要求1所述的半導體裝置，其中所述第1觸點部含有硼，

所述第2觸點部具有含有所述硼的摻雜層、及設置在所述摻雜層上且不含所述硼的未摻雜層。

4.根據權利要求3所述的半導體裝置，其中所述摻雜層的上端配置在較所述積層體中的最下層的所述絕緣層更高且較最下層的所述電極層更低的位置。

5.根據權利要求1所述的半導體裝置，其中所述第1觸點部含有硼，所述第2觸點部不含所述硼。

6.根據權利要求5所述的半導體裝置，其中

所述硼不包含在所述第1觸點部中的所述第2觸點部的正下方區域中，但包含在所述第1觸點部中與最下層電極層對向的區域中。

7.一種半導體裝置的制造方法，

在半導體襯底的第1面上，形成將絕緣層與犧牲層在與所述第1面垂直的第1方向上交替地積層而成的積層體，

將所述積層體在所述第1方向上貫通，形成到達較所述第1面更深位置的孔，

通過將較所述第1面更靠下方的所述孔的第1部分進行各向異性刻蝕，而使所述第1部分的與所述第1面平行的第2方向的長度長于所述孔的較所述第1面更靠上方的第2部分的所述第2方向的長度，

形成所述第1部分中使與所述半導體襯底相同的半導體材料結晶生長所得的第1觸點部、及所述第2部分中使所述半導體材料結晶生長所得的第2觸點部，

在所述孔內的所述第2觸點部上形成半導體膜。

8.根據權利要求7所述的半導體裝置的制造方法，其中將以所述第2方向的長度隨著靠近所述積層體而變長的方式傾斜且硅結晶的(111)面露出最多的錐形面形成在所述第2觸點部。

9.根據權利要求7所述的半導體裝置的制造方法，其中在所述第1觸點部中摻雜硼，且

在所述第2觸點部中，形成含有所述硼的摻雜層、及設置在所述摻雜層上且不含所述硼的未摻雜層。

10.根據權利要求9所述的半導體裝置的制造方法，其中以所述摻雜層的上端成為所述積層體中較最下層的所述絕緣層更高且較最下層的所述電極層更低的位置的方式，調整所述硼的摻雜時間。

11.根據權利要求8所述的半導體裝置的制造方法，其中在所述第1觸點部中摻雜硼，且

在所述第2觸點部中不摻雜所述硼。

12.根據權利要求11所述的半導體裝置的制造方法，其中在所述第1觸點部中的所述第2觸點部的正下方區域中不摻雜所述硼，但在所述第1觸點部中與最下層電極層對向的區域中摻雜所述硼。