[發明專利]芯片電阻器及其制造方法

在審

• 申請號: 202010091090.5
• 申請日: 2017-03-15
• 公開（公告）號: CN111276305A
• 公開（公告）日: 2020-06-12
• 發明（設計）人: 米田將記
• 申請（專利權）人: 羅姆股份有限公司
• 主分類號: H01C7/20
• 分類號: H01C7/20;H01C1/148;H01C1/012;H01C17/08
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

本發明提供一種能夠緩和因熱膨脹的差異所引起的應力而抑制龜裂產生的芯片電阻器及其制造方法。芯片電阻器(A1)具備：基板(1)，具有相互朝向相反側的搭載面(11)及安裝面(12)；一對上表面電極(31)，配置于基板(1)的搭載面(11)的兩端；電阻體(2)，在基板(1)的搭載面(11)上搭載于一對上表面電極(31)之間，且分別與一對上表面電極(31)導通；應力緩和層(34)，形成于基板(1)的安裝面(12)且具有柔性；一對金屬薄膜層(32)，形成于應力緩和層(34)的與基板(1)為相反側的面；側面電極(33)，使上表面電極(31)與金屬薄膜層(32)導通；以及鍍覆層(35)，覆蓋側面電極(33)及金屬薄膜層(32)。

分案申請的相關信息

本案是分案申請。該分案的母案是申請日為2017年3月15日、申請號為201710152477.5、發明名稱為“芯片電阻器及其制造方法”的發明專利申請案。

技術領域

本發明涉及一種芯片電阻器及其制造方法。

背景技術

以往已知的芯片電阻器中，例如存在專利文獻1所示的芯片電阻器。該文獻所記載的芯片電阻器是在基板的上表面形成電阻體，在基板的下表面的兩端分別形成有分別與電阻體的各端部導通的背面電極。背面電極通常由含有Ag的金屬釉構成。

芯片電阻器是利用焊料而安裝于電路基板。圖28是表示將以往的芯片電阻器A100安裝于電路基板101的狀態的剖視圖。在圖28中，芯片電阻器A100經由焊料103而安裝于電路基板101的配線圖案102。如果電路基板101的熱膨脹與芯片電阻器A100的基板1的熱膨脹的差異大，則在施加溫度循環的情況下，存在因熱膨脹的差異所引起的應力施加于焊料103，而在焊料103產生龜裂104的情況。尤其是，芯片電阻器A100(基板1)越大，因熱膨脹的差異所引起的應力越大，所以產生龜裂104的可能性變高。車載用途等中使用大型(例如3.2mm×1.6mm)芯片電阻器A100，而有產生龜裂104的顧慮。

[背景技術文獻]

[專利文獻]

[專利文獻1]日本專利特開2015-50234號公報

發明內容

[發明要解決的問題]

本發明鑒于所述情況，課題在于提供一種能夠緩和因熱膨脹的差異所引起的應力而抑制龜裂產生的芯片電阻器及其制造方法。

[解決問題的技術手段]

本發明的第1方面所提供的芯片電阻器的特征在于具備：基板，具有相互朝向相反側的搭載面及安裝面；一對上表面電極，配置于所述基板的所述搭載面的兩端；電阻體，在所述基板的所述搭載面搭載于所述一對上表面電極之間，且分別與所述一對上表面電極導通；應力緩和層，形成于所述基板的所述安裝面且具有柔性；金屬薄膜層，形成于所述應力緩和層的與所述基板為相反側的面，且具有在第1方向上隔開的一對區域；一對側面電極，分別使所述一對上表面電極及所述金屬薄膜層的一對區域導通；以及鍍覆層，覆蓋所述側面電極及所述金屬薄膜層。

在本發明的優選的實施方式中，所述應力緩和層包含硅酮樹脂或環氧樹脂。

在本發明的優選的實施方式中，所述應力緩和層包含導電性樹脂。

在本發明的優選的實施方式中，所述應力緩和層形成于所述基板的所述安裝面的整個面。

在本發明的優選的實施方式中，所述應力緩和層具有一對區域，所述一對區域在所述第1方向上相互隔開且分別形成于所述基板的所述安裝面的兩端。

在本發明的優選的實施方式中，所述金屬薄膜層的所述各區域以使所述應力緩和層的所述各區域中在所述第1方向上相互對向的端面露出的方式，覆蓋所述應力緩和層的所述各區域的一部分。