[發明專利]半導體存儲裝置

有效

• 申請號: 202010091048.3
• 申請日: 2020-02-13
• 公開（公告）號: CN112242401B
• 公開（公告）日: 2023-10-27
• 發明（設計）人: 吉村尚彌;中塚圭祐
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H10B43/10
• 分類號: H10B43/10;H10B43/35;H10B43/50;H10B43/27;G11C16/04
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

實施方式提供一種能夠抑制電力消耗的半導體存儲裝置。實施方式的半導體存儲裝置包含第1至第4絕緣區域、以及第1及第2柱。多個第1絕緣區域沿著與第1方向交叉的第2方向設置。第1柱沿著第1方向貫通第2導電體層且設置于多個第1絕緣區域間。多個第2絕緣區域沿著第2方向設置。第2柱沿著第1方向貫通第7導電體層且設置于多個第2絕緣區域間。第3絕緣區域在第1絕緣區域與第2絕緣區域之間，沿著第2方向設置。第4絕緣區域在俯視下與第3絕緣區域隔開，且設置于第2導電體層與第7導電體層之間。

[相關申請]

本申請享有以日本專利申請2019-133747號(申請日：2019年7月19日)為基礎申請的優先權。本申請通過參考該基礎申請而包含基礎申請的全部內容。

技術領域

本發明的實施方式涉及一種半導體存儲裝置。

背景技術

已知有一種能夠非易失地存儲數據的NAND(Not AND，與非)型閃存。

發明內容

本發明要解決的問題是提供一種能夠抑制電力消耗的半導體存儲裝置。

實施方式的半導體存儲裝置包含襯底、第1至第11導電體層、第1至第4絕緣區域以及第1及第2柱。第1導電體層設置于襯底的上方。第2導電體層設置于第1導電體層的上方。第3導電體層及第4導電體層在第2導電體層的上方，彼此在第1方向上分離地積層。第5導電體層及第6導電體層在第2導電體層的上方，與第3導電體層及第4導電體層相互隔開且分別設置于同一層。多個第1絕緣區域沿著與第1方向交叉的第2方向設置在第3導電體層與第5導電體層之間、且第4導電體層與第6導電體層之間。第1柱沿著第1方向貫通所述第2導電體層且設置于多個第1絕緣區域間，并且包含第1半導體層及第1絕緣體層。第1半導體層與第1導電體層接觸。第1絕緣體層設置于第1半導體層與第2至第6導電體層之間。第7導電體層在第1導電體層的上方，與第2導電體層相互隔開且設置于與其相同的層。第8導電體層及第9導電體層在第7導電體層的上方，彼此在第1方向上分離地積層。第10導電體層及第11導電體層在第7導電體層的上方，與第8導電體層及第9導電體層相互隔開且分別設置于同一層。多個第2絕緣區域沿著第2方向設置在第8導電體層與第10導電體層之間且第9導電體層與第11導電體層之間。第2柱沿著第1方向貫通所述第7導電體層且設置于多個第2絕緣區域間，并且包含第2半導體層及第2絕緣體層。第2半導體層與第1導電體層接觸。第2絕緣體層設置于第2半導體層與第7至第11導電體層之間。第3絕緣區域沿著第2方向設置在第3至第6導電體層與第8至第11導電體層之間。第4絕緣區域在俯視下與第3絕緣區域隔開，且設置于第2導電體層與第7導電體層之間。

附圖說明

圖1是表示實施方式的半導體存儲裝置的構成例的框圖。

圖2是表示實施方式的半導體存儲裝置所具備的存儲胞陣列的電路構成的一例的電路圖。

圖3是表示實施方式的半導體存儲裝置所具備的存儲胞陣列的平面布局的一例的俯視圖。

圖4是表示實施方式的半導體存儲裝置所具備的存儲胞陣列的平面布局的一例的俯視圖。

圖5是表示實施方式的半導體存儲裝置所具備的存儲胞陣列的平面布局的一例的俯視圖。

圖6是表示實施方式的半導體存儲裝置所具備的存儲胞陣列的剖面結構的一例的沿著圖5的VI-VI線的剖視圖。

圖7是表示實施方式的半導體存儲裝置所具備的存儲胞陣列的剖面結構的一例的沿著圖5的VII-VII線的剖視圖。

圖8是表示實施方式的半導體存儲裝置中的制造中途的存儲胞陣列的平面布局的一例的俯視圖。

圖9是表示實施方式的半導體存儲裝置中的制造中途的存儲胞陣列的剖面結構的一例的沿著圖8的IX-IX線的俯視圖。