[發明專利]半導體結構及器件

在審

• 申請號: 202010086223.X
• 申請日: 2020-02-11
• 公開（公告）號: CN113130492A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 金一球
• 申請（專利權）人: 夏泰鑫半導體（青島）有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L23/528;H01L21/8242
• 代理公司: 深圳市賽恩倍吉知識產權代理有限公司 44334
• 代理人: 彭輝劍;龔慧惠

本公開提供一種半導體器件，包括：有源區，于基板上，并限定了頂表面；和柵極結構，在所述有源區的截面中嵌設于所述有源區。所述柵極結構包括：導電特征，埋在所述有源區中并在所述有源區中達到第一深度，并具有第一寬度；絕緣帽，具有第二寬度，布置在所述有源區中的所述導電特征上方，并在所述有源區中達到第二深度；和電介質襯層，布置在所述有源區和所述導電特征之間。所述第一寬度小于所述第二寬度。

技術領域

本公開總體上涉及半導體器件的制造，更具體地，涉及為諸如隨機動態存取存儲器(DRAM)的半導體設備提供控制線結構。

背景技術

隨著集成電路(IC)的發展，對更高器件密度和操作速度的需求成為本領域技術人員永無止境的追求。隨著IC器件中特征密度的增加，各種器件特征的允許臨界尺寸急劇縮小。但是，隨著特征尺寸的不斷縮小，來自物理限制的挑戰(例如短通道效應和間隙填充問題)變得顯而易見。

發明內容

根據一實施例，本公開的一方面提供一種半導體器件，包括：有源區，于基板上，并限定了頂表面；和柵極結構，在所述有源區的截面中嵌設于所述有源區。所述柵極結構包括：導電特征，埋在所述有源區中并在所述有源區中達到第一深度，并具有第一寬度；絕緣帽，具有第二寬度，布置在所述有源區中的所述導電特征上方，并在所述有源區中達到第二深度；和電介質襯層，布置在所述有源區和所述導電特征之間。所述第一寬度小于所述第二寬度。

根據一實施例，本公開的一方面提供一種半導體結構，包括：有源區，形成在基板上方，具有條狀平面輪廓，所述有源區限定頂表面；和控制線結構，以斜角截交于所述有源區。所述控制線結構包括：導線，具有第一寬度，穿過所述有源區的下部并到達所述有源區的頂表面下方的第一深度；絕緣帽，具有第二寬度，布置在所述導線上方并達到在所述有源區的頂表面下方的第二深度；和電介質襯層，介于所述控制線結構和所述有源區之間。所述第一寬度小于所述第二寬度。

根據一實施例，本公開的一方面提供一種半導體結構的制造方法，包括：在基板上形成具有條狀平面輪廓的有源區；執行第一蝕刻操作以形成具有第一寬度的第一凹陷特征，所述第一凹陷特征截交所述有源區并達到第一深度；在所述第一凹陷特征的暴露的側面和底表面基本上保形地布置襯層；在所述有源區中形成具有第二寬度并達到第二深度的第二凹陷特征；和去除所述襯層在所述側面上的剩余部分。

附圖說明

為可仔細理解本案以上記載之特征，參照實施態樣可提供簡述如上之本案的更特定描述，一些實施態樣系說明于隨附圖式中。然而，要注意的是，隨附圖式僅說明本案的典型實施態樣并且因此不被視為限制本案的范圍，因為本案可承認其他等效實施態樣。

圖1示出了根據本公開的一些實施例的半導體器件的區域截面圖。

圖2示出了根據本公開的一些實施例的半導體器件的有源區布置的等軸圖示。

圖3示出了根據本公開的一些實施例的半導體器件的有源區布置的平面圖。

圖4示出了根據本公開的一些實施例的有源區的示意性截面圖。

圖5-13示出了根據本公開的一些實施例的在制造過程的各個階段期間的中間結構。

然而，應當注意，附圖僅示出了本公開的示例性實施例，并且因此不應被認為是對其范圍的限制，因為本公開可以允許其他等效的實施例。

主要元件符號說明