[發明專利]將鈍化電觸件形成到晶體半導體基材上的方法及包括該觸件的器件

在審

• 申請號: 202010083915.9
• 申請日: 2020-02-10
• 公開（公告）號: CN111554772A
• 公開（公告）日: 2020-08-18
• 發明（設計）人: 趙辰衍;M·J·雷卡曼帕育;M·德布可耶;J·普爾曼斯
• 申請（專利權）人: IMEC非營利協會;魯汶天主教大學
• 主分類號: H01L31/18
• 分類號: H01L31/18;H01L31/0224
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 王穎;沙永生

提供一種將鈍化電觸件形成到晶體半導體基材的方法，所述方法包括：在晶體硅基材的表面上沉積含本征非晶硅初始層；在含本征非晶硅初始層上沉積第一金屬層；在70℃至200℃范圍內的溫度下進行退火工藝，從而在至少一部分第一金屬層和一部分含本征非晶硅初始層之間引起硅化反應，并形成與晶體半導體基材電接觸的金屬硅化物層。提供晶體半導體器件，例如晶體光伏電池，其包括根據該方法形成的至少一個鈍化電觸件。晶體半導體器件包括晶體半導體基材和到該晶體半導體基材的至少一個鈍化電觸件，其中該至少一個鈍化電觸件包括在晶體半導體基材上的含本征非晶硅層和在該含本征非晶硅層上的金屬硅化物層的堆疊。

技術領域

本公開涉及用于將鈍化電觸件形成到晶體半導體基材(例如，晶體硅基材或晶體鍺基材)的方法，并且涉及包括這種鈍化電觸件的器件，例如光伏電池。

發明背景

用于形成與半導體層或半導體基材的電接觸的鈍化電觸件是已知的，例如在光伏電池的情況下。鈍化電觸件一方面提供了下面的半導體基材的表面鈍化，另一方面提供了電觸件的電荷載流子選擇性。

例如，鈍化電觸件可以包括以下層的堆疊：未摻雜的(本征)a-Si:H層，在未摻雜的a-Si:H層頂部上的摻雜的a-Si:H層以及在摻雜的a-Si:H層頂部上的導電層，例如金屬層或導電氧化物層。在半導體表面上提供本征a-Si:H層以提供表面鈍化，摻雜的a-Si:H層提供電荷載流子選擇性，而導電層在由此形成的觸件上提供低電阻率電極。這種類型的鈍化電觸件的一個缺點是，它們可能會導致大量的光吸收損失，這主要是由于存在兩個a-Si:H層的堆疊，所述兩個a-Si:H層包括摻雜的a-Si:H層和本征a-Si:H鈍化層。要避免或最小化這種光吸收損失，特別是在將鈍化電觸件用于接觸光伏電池時。

鈍化電觸件的另一個實例是包括以下各層的堆疊的結構：薄(例如1nm薄)氧化硅層，在薄氧化硅層上的摻雜的多晶硅層以及在摻雜的多晶硅層上的導電層，例如金屬層或導電氧化物層。這種類型的鈍化電觸件比基于a-Si的鈍化電觸件在熱方面更穩定，但是它具有導致大量光吸收損失的相同缺點，主要是由于摻雜的多晶硅層，當用于接觸光伏電池時，該缺點要避免或最大程度的減輕。

形成鈍化電觸件的另一種方法是基于過渡金屬氧化物的使用。這樣的過渡金屬氧化物可以是光學透明的。例如，可以使用具有4.1eV或更小的功函數的材料如TiO_x在晶體硅基板上形成電子選擇性觸件。具有5.2eV或更高的功函數的材料(MoO_x，VO_x和WO_x)是晶體硅上的候選空穴選擇性觸件。基于過渡金屬氧化物的鈍化電觸件可以例如包括以下層的堆疊：薄鈍化層，例如未摻雜的(本征)a-Si:H層或氧化硅層；在該鈍化層頂部上的(透明)過渡金屬氧化物層；和在過渡金屬氧化物層頂部上的導電層，例如金屬層或導電氧化物層。這種鈍化電觸件的缺點是過渡金屬氧化物的熱穩定性較弱，導致退火后接觸電阻率顯著增加。

此外，透明導電氧化物(TCO)，例如ITO(氧化銦錫)可以用于形成鈍化電觸件。例如，基于TCO的鈍化電觸件可以包括以下層的堆疊：薄氧化硅層，在薄氧化硅層頂部上的透明導電氧化物層和在透明導電氧化物層上的金屬層。這種類型的鈍化電觸件可以具有足夠低的接觸電阻率(例如，約為12mOhm.cm²)，但是接觸區域中的復合電流密度相對較高(例如，約為100fA/cm²)。

因此，需要同時具有良好的熱穩定性、低的光吸收損失、低的接觸電阻率和接觸區域中低的復合電流密度的鈍化電觸件。

發明內容

本公開的一個目的是在晶體半導體基材上提供鈍化電觸件，該鈍化電觸件具有低的接觸電阻率，優選地，其接觸電阻率或比接觸電阻低于0.1Ohm cm²，并且在接觸區域中提供低的復合電流密度，優選低于25fA/cm²，更優選低于10fA/cm²。本公開的另一個目的是提供用于形成這種鈍化電觸件的方法。