[發明專利]將鈍化電觸件形成到晶體半導體基材上的方法及包括該觸件的器件

在審

• 申請號: 202010083915.9
• 申請日: 2020-02-10
• 公開（公告）號: CN111554772A
• 公開（公告）日: 2020-08-18
• 發明（設計）人: 趙辰衍;M·J·雷卡曼帕育;M·德布可耶;J·普爾曼斯
• 申請（專利權）人: IMEC非營利協會;魯汶天主教大學
• 主分類號: H01L31/18
• 分類號: H01L31/18;H01L31/0224
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 王穎;沙永生

1.一種將鈍化電觸件(50)形成到晶體半導體基材(10)上的方法，所述方法包括：

在晶體硅基材(10)的表面上沉積(101)含本征非晶硅初始層(11)；

在含本征非晶硅初始層(11)上沉積(102)第一金屬層(12)；和

在70℃至200℃之間的溫度下進行退火工藝(104)，從而在第一金屬層(12)的至少一部分與含本征非晶硅初始層(11)的一部分之間引起硅化反應，形成與晶體半導體基材(10)電接觸的金屬硅化物層(13,131,132)，

其中，在形成金屬硅化物層(13)之后，在晶體硅基材(10)和金屬硅化物層(13,131,132)之間存在含本征非晶硅初始層的剩余部分(111)。

2.如權利要求1所述的用于將鈍化電觸件(50)形成到晶體半導體基材(10)上的方法(100)，其中，在形成所述金屬硅化物層(13)之后，第一金屬層(121,122)的剩余部分存在于金屬硅化物層(13,131,132)上。

3.如權利要求1或2所述的用于將鈍化電觸件(50)形成到晶體半導體基材(10)上的方法(100)，其中，含本征非晶硅初始層(11)包含選自以下的材料：非晶硅(a-Si)，非晶氧化硅(a-SiO_x)，含碳非晶氧化硅(a-SiO_x(C))，含碳非晶硅(a-Si(C))，非晶碳化硅(a-SiC_x)，非晶氮化硅(a-SiN_x)，非晶氮氧化硅(a-SiO_xN_y)或其組合。

4.如權利要求1-3中任一項所述的用于將鈍化電觸件(50)形成到晶體半導體基材(10)上的方法(100)，其中，所述第一金屬層(12)包含過渡金屬、稀土金屬、堿土金屬或其組合。

5.如權利要求1-4中任一項所述的用于將鈍化電觸件(50)形成到晶體半導體基材(10)上的方法(100)，其中，第一金屬層(12)包含選自以下的金屬：鎳(Ni)、銠(Rh)、釕(Ru)、鉑(Pt)、錸(Re)、鈀(Pd)、釩(V)、鈷(Co)、鋨(Os)、鎢(W)、銥(Ir)、鐿(Yb)、釔(Y)、釓(Gd)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、銪(Eu)、釤(Sm)、釹(Nd)、鈰(Ce)、鑭(La)、鎂(Mg)、鋇(Ba)和鍶(Sr)或其組合。

6.如權利要求1-5中任一項所述的用于將鈍化電觸件(50)形成到晶體半導體基材(10)上的方法(100)，其還包括在進行退火工藝之前，在第一金屬層(12)上方沉積(103)至少一個第二金屬層(14)。

7.如權利要求1-6中任一項所述的用于將鈍化電觸件(50)形成到晶體半導體基材(10)上的方法(100)，其中，所述方法(100)包括選擇第一金屬層(12)以形成金屬硅化物層(13,131,132)，該金屬硅化物層(13,131,132)在下面的晶體半導體基材(10)中引起反型區域(21)。

8.如權利要求1-6中任一項所述的用于將鈍化電觸件(50)形成到晶體半導體基材(10)上的方法(100)，其中，所述方法(100)包括選擇第一金屬層(12)以形成金屬硅化物層(13,131,132)，該金屬硅化物層(13,131,132)在下面的晶體半導體基材(10)中引起累積區域(22)。

9.一種晶體半導體器件(201,202,203,204,205,206,207)，其包括晶體半導體基材(10)和到所述晶體半導體基材(10)的至少一個鈍化電觸件(50)，其中所述至少一個鈍化電觸件(50)包括在晶體半導體基材(10)上的含本征非晶硅層(111)和在所述含本征非晶硅層(111)上的金屬硅化物層(13,131,132)的堆疊。