[發明專利]混合內存模塊以及操作混合內存模塊的系統和方法

在審

• 申請號: 202010083535.5
• 申請日: 2014-11-07
• 公開（公告）號: CN111176585A
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 炫·李;杰斯·R·巴克達;池社·陳;杰弗里·C·所羅門;馬里奧·杰西·馬丁內斯;浩·樂;淑·J·蔡
• 申請（專利權）人: 奈特力斯股份有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F11/10;G06F12/02;G06F12/06;G06F12/08;G06F12/0868;G06F12/0871;G06F12/0897;G06F13/10;G06F13/28;G11C7/10
• 代理公司: 上海晨皓知識產權代理事務所(普通合伙) 31260
• 代理人: 成麗杰

1.一種用于計算機系統的存儲器模塊，所述計算機系統包含耦合到存儲器信道的存儲器控制器，所述存儲器信道包含數據總線和控制/地址C/A總線，所述存儲器模塊包括：

印刷電路板PCB；

安裝在所述PCB上且可經配置而耦合到所述存儲器信道的易失性存儲器子系統，所述易失性存儲器子系統包括可經配置而經所述C/A總線接收輸入C/A信號的寄存控制器(RCD)，以及與所述RCD耦合的動態隨機存取存儲器(DRAM)裝置其可經配置而響應于指向所述易失性存儲器子系統的輸入C/A信號來執行存儲操作，所述DRAM裝置包括可經配置而耦合到所述存儲器信道的數據輸入/輸出(I/O)；

安裝在所述PCB上的非易失性存儲器子系統，其為所述計算機系統提供存儲裝置；以及

安裝在所述PCB上的模塊控制器，其包括耦合到所述易失性存儲器子系統的DRAM接口、耦合到所述非易失性存儲器子系統的閃存接口、和控制邏輯，其中所述模塊控制器可經配置而響應經由所述存儲器信道接收到的一個模塊內數據傳輸命令來經由所述閃存接口從所述非易失性存儲器子系統讀取所述模塊內數據傳輸命令所請求的數據其包括至少第一數據，且可經配置更進一步用于經由所述C/A總線接收第一虛寫命令并在接收到所述第一虛寫命令之后的某一時間段將所述第一數據經所述DRAM接口提供給所述易失性存儲器子系統，以使得所述第一數據根據所述DRAM裝置的CAS時延參數出現在DRAM裝置的I/O處；

其中所述易失性存儲器子系統可經配置而經由所述C/A總線接收所述第一虛寫命令，更進一步的用于響應所述第一虛寫命令來將接收所述第一數據并將所述第一數據存入所述DRAM裝置中所述模塊內數據傳輸命令所指定的地址。

2.根據權利要求1所述的存儲器模塊，其中所述模塊內數據傳輸命令所請求的數據更包括第二數據，所述模塊控制器可經配置更進一步用于經由所述C/A總線接收第二虛寫命令并在接收到所述第二虛寫命令之后的某一時間段將所述第二數據提供給所述易失性存儲器子系統，以使得所述第二數據根據所述DRAM裝置的CAS時延參數出現在DRAM裝置的I/O處，其中所述易失性存儲器子系統經配置而經由所述存儲器信道接收所述第二虛寫命令并且根據所述第二虛寫命令來將所述第二數據存入所述DRAM裝置。

3.根據權利要求2所述的存儲器模塊，其中所述易失性存儲器子系統經配置更進一步用于在經由所述C/A總線接收到所述第一虛寫命令之后和所述第二虛寫命令之前接收一個或多個正常寫入命令，并且響應于所述一個或多個正常寫入命令來經由所述數據總線從所述模塊控制器接收相應于所述一個或多個正常寫入命令的寫入數據。

4.根據權利要求3所述的存儲器模塊，其進一步包括用于傳輸所述模塊內數據傳輸命令所請求的數據的專用數據路徑，其中所述專用數據路徑包含在所述DRAM裝置的I/O和所述DRAM接口之間的第一數據信號線，以及在所述閃存接口和所述非易失性存儲器子系統之間的第二數據信號線，其中所述專用數據路徑不包含所述數據總線，其中經由所述第二數據信號線從所述非易失性存儲器子系統讀取所述第一數據和所述第二數據，并且其中經由所述第一數據信號線將所述第一數據和所述第二數據提供到所述易失性存儲器子系統。

5.根據權利要求4所述的存儲器模塊，其進一步包括耦合到所述模塊控制器的數據緩沖器，其中所述專用數據路徑還包含在所述數據緩沖器和所述模塊控制器之間的第三數據信號線，并且其中所述第一數據和所述第二數據在被提供到所述易失性存儲器子系統之前被存儲在所述數據緩沖器中。

6.根據權利要求5所述的存儲器模塊，其中所述數據緩沖器經由所述第三數據信號線和一組C/A信號線耦合到所述模塊控制器，并且其中所述模塊控制器經由所述組C/A信號線向所述數據緩沖器發出存儲器命令，以使得所述數據緩沖器在將所述第一數據和所述第二數據提供到所述易失性存儲器子系統之前輸出所述第一數據和所述第二數據，其中所述模塊控制器發出至少一個命令來暫停所述數據緩沖器，使得在所述模塊控制器的輸出處、在所述第一數據和所述第二數據之間產生間隙。