[發明專利]一種存儲器件及其制作方法、存儲器及電子設備在審

申請號：	202010082910.4	申請日：	2020-02-07
公開（公告）號：	CN111341909A	公開（公告）日：	2020-06-26
發明（設計）人：	高建峰;劉衛兵;項金娟;楊濤;李俊峰;王文武	申請（專利權）人：	中國科學院微電子研究所
主分類號：	H01L45/00	分類號：	H01L45/00
代理公司：	北京知迪知識產權代理有限公司 11628	代理人：	周娟
地址：	100029 ***	國省代碼：	北京;11
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種存儲器件及其制作方法存儲器電子設備
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

本發明公開一種存儲器件及其制作方法、存儲器及電子設備，涉及非易失性存儲器件技術領域，以便于存儲器件與CMOS后段工藝兼容，提高存儲器件性能。所述存儲器件包括形成在襯底上的阻變元件。阻變元件包括底電極，頂電極，以及位于底電極和頂電極之間的阻變層，底電極、阻變層和頂電極所含有的材料均為鉭材料。所述存儲器件的制作方法用于制作所述存儲器件。本發明提供的存儲器件用于電子設備中。

技術領域

本發明涉及非易失性存儲器件技術領域，尤其涉及一種存儲器件及其制作方法、存儲器及電子設備。

背景技術

阻變式存儲器件(Resistive Random Access Memory，縮寫為RRAM)是以非導性材料的電阻在外加電場作用下，在高阻態和低阻態之間實現可逆轉換為基礎的非易失性存儲器件。其具有存儲密度高、功耗低、讀寫速度快、可縮小性好等優點，因此，被廣泛地應用于具有各種各樣新型智能化功能的電路芯片。

但是，現有阻變式存儲器件大多采用CMOS工藝制作，CMOS工藝對凈化度要求極高，對元素的控制也極為嚴格，現有阻變式存儲器件的制作材料或構成元素難以與CMOS后段工藝兼容，使得采用CMOS工藝制作獲得的阻變式存儲器件性能不佳。

發明內容

本發明的目的在于提供一種存儲器件及其制作方法、存儲器及電子設備，以便于存儲器件與CMOS后段工藝兼容，提高存儲器件性能。

為了實現上述目的，本發明提供如下技術方案：

本發明提供的存儲器件包括：形成在襯底上的阻變元件；阻變元件包括底電極，頂電極，以及位于底電極和頂電極之間的阻變層；其中，底電極、阻變層和頂電極所含有的材料均為鉭材料。

與現有技術相比，本發明提供的存儲器件，其包括的阻變元件中的各部分均由鉭材料制作形成，而鉭材料是CMOS工藝中常用的制作材料，滿足CMOS工藝對凈化度，以及對元素控制的要求，能夠使得存儲器件與CMOS后段工藝兼容。采用鉭材料制作形成的存儲器件在后段集成操作中不受制備工藝限制，使得制作形成的存儲器件能夠保持良好的性能。

進一步地，阻變層所含有的鉭材料為鉭基氧化物；底電極和/或頂電極所含有的鉭材料為鉭基導電物。

進一步地，存儲器件還包括擴散阻擋層，擴散阻擋層位于阻變層與頂電極之間。

進一步地，擴散阻擋層所含有的材料為鉭。

進一步地，阻變層包括多層阻變層；多個阻變層的絕緣性沿著遠離底電極的方向逐漸減小。

進一步地，阻變層包括第一阻變層和第二阻變層，第一阻變層形成在底電極背離襯底的表面，第二阻變層位于第一阻變層與頂電極之間；

第一阻變層所含有的材料為TaO_x，1.7＜x＜2.1，第二阻變層所含有的材料為TaO_y，0.25＜y＜1.2。

進一步地，存儲器件還包括介電層，介電層位于襯底與底電極之間。

本發明還提供一種存儲器件的制作方法，包括：

提供一襯底；

在襯底的表面上方形成底電極；

在底電極背離襯底的表面形成阻變層；

在阻變層背離襯底的上方形成頂電極；底電極、阻變層和頂電極所含有的材料為鉭材料。