[發(fā)明專利]二進(jìn)制插樁來跟蹤圖形處理器代碼

在審

• 申請?zhí)枺?/td>: 202010082627.1
• 申請日: 2020-02-07
• 公開（公告）號: CN111666202A
• 公開（公告）日: 2020-09-15
• 發(fā)明（設(shè)計(jì)）人: 康斯坦丁·萊維特-古列維奇
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F11/36
• 分類號: G06F11/36;G06T1/20
• 代理公司: 北京東方億思知識產(chǎn)權(quán)代理有限責(zé)任公司 11258
• 代理人: 宗曉斌

本公開涉及二進(jìn)制插樁來跟蹤圖形處理器代碼。一種半導(dǎo)體封裝裝置的實(shí)施例可包括技術(shù)來基于要在圖形處理器上執(zhí)行的插樁代碼為蹤跡緩沖區(qū)確定大小，基于所確定的大小在共享存儲器中初始化蹤跡緩沖區(qū)，將插樁代碼提供到圖形處理器以便執(zhí)行，在蹤跡緩沖區(qū)中從執(zhí)行的插樁代碼收集數(shù)據(jù)，在處理器上分析在蹤跡緩沖區(qū)中收集的數(shù)據(jù)，并且基于分析的數(shù)據(jù)在處理器上生成插樁代碼的蹤跡。公開和要求保護(hù)了其他實(shí)施例。

技術(shù)領(lǐng)域

實(shí)施例總體涉及軟件系統(tǒng)。更具體地，實(shí)施例涉及二進(jìn)制插樁(binaryinstrumentation)來追蹤圖形處理器代碼。

背景技術(shù)

二進(jìn)制插樁可以指用于為代碼監(jiān)視性能、診斷差錯(cuò)以及寫入追蹤信息的軟件技術(shù)。INTEL PIN是用于IA-32、x86-64和MIC指令集體系結(jié)構(gòu)的動態(tài)二進(jìn)制插樁框架，其實(shí)現(xiàn)了動態(tài)程序分析工具的創(chuàng)建。利用PIN構(gòu)建的一些工具包括INTEL VTUNE AMPLIFIER XE、INTEL INSPECTOR XE、INTEL ADVISOR XE和INTEL SOFTWARE DEVELOPMENT EMULATOR(SDE)。

發(fā)明內(nèi)容

根據(jù)本公開的一個(gè)實(shí)施例，提供了一種電子處理系統(tǒng)，包括：處理器；圖形處理器；通信地耦合到所述處理器和所述圖形處理器的存儲器；以及通信地耦合到所述處理器和所述圖形處理器的邏輯，所述邏輯用于：基于要在所述圖形處理器上執(zhí)行的插樁代碼為蹤跡緩沖區(qū)確定大小，基于所確定的大小在所述存儲器中初始化所述蹤跡緩沖區(qū)，將所述插樁代碼提供到所述圖形處理器以便執(zhí)行，在所述蹤跡緩沖區(qū)中從所執(zhí)行的插樁代碼收集數(shù)據(jù)，在所述處理器上分析在所述蹤跡緩沖區(qū)中收集的所述數(shù)據(jù)，并且基于所分析的數(shù)據(jù)在所述處理器上生成所述插樁代碼的蹤跡。

根據(jù)本公開的另一實(shí)施例，提供了一種結(jié)合圖形處理器使用的半導(dǎo)體封裝裝置，包括：一個(gè)或多個(gè)襯底；以及耦合到所述一個(gè)或多個(gè)襯底的邏輯，其中所述邏輯被至少部分地實(shí)現(xiàn)在可配置邏輯和固定功能硬件邏輯中的一者或多者中，耦合到所述一個(gè)或多個(gè)襯底的所述邏輯用于：基于要在圖形處理器上執(zhí)行的插樁代碼為蹤跡緩沖區(qū)確定大小，基于所確定的大小在共享存儲器中初始化所述蹤跡緩沖區(qū)，將所述插樁代碼提供到所述圖形處理器以便執(zhí)行，在所述蹤跡緩沖區(qū)中從所執(zhí)行的插樁代碼收集數(shù)據(jù)，在處理器上分析在所述蹤跡緩沖區(qū)中收集的所述數(shù)據(jù)，并且基于所分析的數(shù)據(jù)在所述處理器上生成所述插樁代碼的蹤跡。

根據(jù)本公開的又一實(shí)施例，提供了一種追蹤代碼的方法，包括：基于要在圖形處理器上執(zhí)行的插樁代碼為蹤跡緩沖區(qū)確定大小；基于所確定的大小在共享存儲器中初始化所述蹤跡緩沖區(qū)；將所述插樁代碼提供到所述圖形處理器以便執(zhí)行；在所述蹤跡緩沖區(qū)中從所執(zhí)行的插樁代碼收集數(shù)據(jù)；在處理器上分析在所述蹤跡緩沖區(qū)中收集的所述數(shù)據(jù)；并且基于所分析的數(shù)據(jù)在所述處理器上生成所述插樁代碼的蹤跡。

根據(jù)本公開的又一實(shí)施例，提供了至少一個(gè)計(jì)算機(jī)可讀存儲介質(zhì)，包括一組指令，所述指令當(dāng)被計(jì)算設(shè)備執(zhí)行時(shí)使得所述計(jì)算設(shè)備：基于要在圖形處理器上執(zhí)行的插樁代碼為蹤跡緩沖區(qū)確定大小；基于所確定的大小在共享存儲器中初始化所述蹤跡緩沖區(qū)；將所述插樁代碼提供到所述圖形處理器以便執(zhí)行；在所述蹤跡緩沖區(qū)中從所執(zhí)行的插樁代碼收集數(shù)據(jù)；在處理器上分析在所述蹤跡緩沖區(qū)中收集的所述數(shù)據(jù)；并且基于所分析的數(shù)據(jù)在所述處理器上生成所述插樁代碼的蹤跡。

附圖說明

通過閱讀以下說明書和所附權(quán)利要求，并且通過參考以下附圖，實(shí)施例的各種優(yōu)點(diǎn)將對本領(lǐng)域技術(shù)人員變得清楚，附圖中：

圖1是根據(jù)一實(shí)施例的電子處理系統(tǒng)的示例的框圖；

圖2是根據(jù)一實(shí)施例的半導(dǎo)體封裝裝置的示例的框圖；

圖3A至3C是根據(jù)一實(shí)施例的追蹤代碼的方法的示例的流程圖；

圖4是根據(jù)一實(shí)施例的電子處理系統(tǒng)裝置的另一示例的框圖；

圖5是根據(jù)一實(shí)施例的蹤跡緩沖區(qū)的布局的示例的框圖；