[發明專利]二進制插樁來跟蹤圖形處理器代碼在審
| 申請號： | 202010082627.1 | 申請日： | 2020-02-07 |
| 公開（公告）號： | CN111666202A | 公開（公告）日： | 2020-09-15 |
| 發明（設計）人： | 康斯坦丁·萊維特-古列維奇 | 申請（專利權）人： | 英特爾公司 |
| 主分類號： | G06F11/36 | 分類號： | G06F11/36;G06T1/20 |
| 代理公司： | 北京東方億思知識產權代理有限責任公司 11258 | 代理人： | 宗曉斌 |
| 地址： | 美國加利*** | 國省代碼： | 暫無信息 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 二進制 插樁來 跟蹤 圖形 處理器 代碼 | ||
1.一種電子處理系統，包括：
處理器；
圖形處理器；
通信地耦合到所述處理器和所述圖形處理器的存儲器；以及
通信地耦合到所述處理器和所述圖形處理器的邏輯，所述邏輯用于：
基于要在所述圖形處理器上執行的插樁代碼為蹤跡緩沖區確定大小，
基于所確定的大小在所述存儲器中初始化所述蹤跡緩沖區，
將所述插樁代碼提供到所述圖形處理器以便執行，
在所述蹤跡緩沖區中從所執行的插樁代碼收集數據，
在所述處理器上分析在所述蹤跡緩沖區中收集的所述數據，并且
基于所分析的數據在所述處理器上生成所述插樁代碼的蹤跡。
2.如權利要求1所述的系統，其中所述邏輯還用于：
給所述插樁代碼提供指向所述蹤跡緩沖區的指針。
3.如權利要求2所述的系統，其中所述邏輯還用于：
原子地訪問所述蹤跡緩沖區以為來自所執行的插樁代碼的線程的數據預留所述蹤跡緩沖區的一部分。
4.如權利要求1所述的系統，其中所述邏輯還用于：
在所述插樁代碼的執行之前確定靜態蹤跡信息。
5.如權利要求4所述的系統，其中所述邏輯還用于：
在所述處理器上解析收集的數據；
基于來自所解析的數據的線程信息，在所述處理器上分離動態蹤跡信息；并且
將所述動態蹤跡信息與所述靜態蹤跡信息相組合以在所述處理器上生成所述插樁代碼的蹤跡。
6.如權利要求1-5中任何一項所述的系統，其中所述圖形處理器包括兩個或更多個并行執行單元。
7.一種結合圖形處理器使用的半導體封裝裝置，包括：
一個或多個襯底；以及
耦合到所述一個或多個襯底的邏輯，其中所述邏輯被至少部分地實現在可配置邏輯和固定功能硬件邏輯中的一者或多者中，耦合到所述一個或多個襯底的所述邏輯用于：
基于要在所述圖形處理器上執行的插樁代碼為蹤跡緩沖區確定大小，
基于所確定的大小在共享存儲器中初始化所述蹤跡緩沖區，
將所述插樁代碼提供到所述圖形處理器以便執行，
在所述蹤跡緩沖區中從所執行的插樁代碼收集數據，
在處理器上分析在所述蹤跡緩沖區中收集的所述數據，并且
基于所分析的數據在所述處理器上生成所述插樁代碼的蹤跡。
8.如權利要求7所述的裝置，其中所述邏輯還用于：
給所述插樁代碼提供指向所述蹤跡緩沖區的指針。
9.如權利要求8所述的裝置，其中所述邏輯還用于：
原子地訪問所述蹤跡緩沖區以為來自所執行的插樁代碼的線程的數據預留所述蹤跡緩沖區的一部分。
10.如權利要求7所述的裝置，其中所述邏輯還用于：
在所述插樁代碼的執行之前確定靜態蹤跡信息。
11.如權利要求10所述的裝置，其中所述邏輯還用于：
在所述處理器上解析收集的數據；
基于來自所解析的數據的線程信息在所述處理器上分離動態蹤跡信息；并且
將所述動態蹤跡信息與所述靜態蹤跡信息相組合以在所述處理器上生成所述插樁代碼的蹤跡。
12.如權利要求7-11中任何一項所述的裝置，其中所述圖形處理器包括兩個或更多個并行執行單元。
13.如權利要求7-11中任何一項所述的裝置，其中耦合到所述一個或多個襯底的所述邏輯包括定位在所述一個或多個襯底內的晶體管溝道區域。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于英特爾公司，未經英特爾公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202010082627.1/1.html，轉載請聲明來源鉆瓜專利網。
