[發明專利]電容器結構的制作方法

有效

• 申請號: 202010080565.0
• 申請日: 2020-02-05
• 公開（公告）號: CN113224237B
• 公開（公告）日: 2022-07-29
• 發明（設計）人: 張維峻;黃漢民;張幼弟;談文毅
• 申請（專利權）人: 聯芯集成電路制造(廈門)有限公司
• 主分類號: H01L49/02
• 分類號: H01L49/02
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種電容器結構的制作方法，包括下列步驟，在基底上形成第一電容器。第一電容器包括第一導電層的第一導電圖案與第二導電圖案以及第一介電層于水平方向上設置于第一導電圖案與第二導電圖案之間。在形成第一電容器之前，在基底上形成第二電容器。第二電容器包括第二導電層的第三導電圖案與第四導電圖案以及第二介電層于水平方向上設置于第三導電圖案與第四導電圖案之間。對第二導電層的厚度進行監測。依據第二導電層的厚度監測結果控制第一導電層的厚度目標值。

技術領域

本發明涉及一種電容器結構的制作方法，尤其是涉及一種具有多個電容器的電容器結構的制作方法。

背景技術

在現代社會中，由集成電路(integrated circuit，IC)所構成的微處理系統早已被普遍應用于生活中的各個層面，許多電子設備例如個人計算機、移動電話、家電用品等均有集成電路的應用。隨著科技的日益精進以及各種新興電子產品的持續開發，集成電路在設計上也朝向多元化、精密化、小型化等方向發展。

在目前的電子產品中，大多是以各種半導體技術在硅基底上形成電路元件，例如金屬氧化物半導體晶體管(metal oxide semiconductor transistor，MOS transistor)、電容器(capacitor)或電阻器(resistor)等。一般而言，電容器結構可由兩個電極以及夾設于此兩個電極之間的介電層所構成。電容器結構可設置在位于基底上的金屬層間介電層(inter-metal dielectric layer，IMD layer)中而可利用后端制作工藝(back end ofline，BEOL)形成。然而，電容器結構容易受到后端制作工藝的制作工藝變異影響而導致電容器結構的電容值狀況不易受到控制，故需改進制作方法來改善電容器結構的電容值穩定性。

發明內容

本發明提供了一種電容器結構的制作方法，依據用以形成電容器的導電層的厚度監測值來控制用以形成下一個電容器的導電層的厚度目標值，由此改善電容器結構的整體電容值的穩定性。

本發明的一實施例提供一種電容器結構的制作方法，包括下列步驟。于一基底上形成一第一電容器。第一電容器包括一第一導電層的一第一導電圖案與一第二導電圖案以及一第一介電層。第一介電層于一水平方向上設置于第一導電圖案與第二導電圖案之間。在形成第一電容器之前，在基底上形成一第二電容器。第二電容器包括一第二導電層的一第三導電圖案與一第四導電圖案以及一第二介電層。第二介電層于水平方向上設置于第三導電圖案與第四導電圖案之間。

對第二導電層的厚度進行監測，并依據第二導電層的一厚度監測結果控制第一導電層的一厚度目標值。

附圖說明

圖1為本發明一實施例的電容器結構的示意圖；

圖2為本發明一實施例的電容器結構的立體示意圖；

圖3為本發明一實施例的電容器結構的制作方法的流程示意圖；

圖4為本發明一實施例的電容器結構的制作方法的部分流程示意圖；

圖5為本發明一實施例的電容器結構中的導電層的片電阻的倒數與對應的電容器單元的電容之間的關系示意圖；

圖6為本發明一實施例的電容器結構中的導電層的片電阻與導電層的厚度與關鍵尺寸的乘積之間的關系示意圖；

圖7至圖9為本發明一實施例的電容器結構的制作方法的示意圖，其中

圖8為圖7之后的狀況示意圖；

圖9為圖8之后的狀況示意圖；

圖10為本發明一實施例的電容器結構中的電容器單元的上視示意圖。

主要元件符號說明

10 基底

10S 表面