[發明專利]溝槽柵功率MOSFET及其制造方法

在審

• 申請號: 202010076557.9
• 申請日: 2020-01-23
• 公開（公告）號: CN111276540A
• 公開（公告）日: 2020-06-12
• 發明（設計）人: 張永熙;陳偉;黃海濤
• 申請（專利權）人: 上海瞻芯電子科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L29/16;H01L21/04
• 代理公司: 上海華誠知識產權代理有限公司 31300
• 代理人: 肖華

本申請涉及半導體領域，公開了一種溝槽柵功率MOSFET及其制造方法。本申請溝槽柵功率MOSFET的制造方法包括：在寬禁帶半導體襯底上生長具有第一導電類型的外延層；在外延層上形成具有第二導電類型的體區；在體區內通過刻蝕形成溝槽；將第一離子沿寬禁帶半導體材料的晶向注入溝槽的底部區域，形成第二導電類型柱，溝槽的底部區域位于溝槽下方且與溝槽的底部相接，所述晶向的選取應使得第一離子的注入能夠利用晶體溝道效應，并且第二導電類型柱的縱向深度至少不小于位于溝槽的底部區域的外延層的厚度的50％；向溝槽中填入填充物填充溝槽。

技術領域

本申請涉及半導體領域，特別涉及一種溝槽柵功率MOSFET及其制造方法。

背景技術

半導體器件例如功率MOSFET等已被廣泛應用于汽車電子、開關電源及工業控制等領域。為了不斷提高功率轉換效率和功率密度，設計高效的功率MOSFET等功率開關器件至關重要。功率MOSFET最重要的性能參數是特征導通電阻Rsp，漏極與源極間導通電阻的大小與功率MOSFET器件消耗的功率成正比。在相同的擊穿電壓下，對于相同導通電阻的器件，特征導通電阻越小，那么芯片面積也越小，功率MOSFET的寄生電容越低，從而降低了功率MOSFET在功率轉換過程中的開關損耗。溝槽柵和超級結結構的功率器件具有更低的導通電阻，從而有更低開關損耗及更快的開關速度，成為目前被廣泛應用的功率開關器件之一。然而目前溝槽柵和超級結結構的功率器件制造成本高，過程控制難度大。

發明內容

為了解決現有技術中的上述問題，本發明提供了一種溝槽柵功率MOSFET及其制造方法。

第一方面，本發明提供了一種溝槽柵功率MOSFET的制造方法，包括：

在寬禁帶半導體襯底上生長具有第一導電類型的外延層；

在所述外延層上形成具有第二導電類型的體區；

在所述體區內通過刻蝕形成溝槽；

將第一離子沿所述寬禁帶半導體材料的晶向注入所述溝槽的底部區域，形成第二導電類型柱，所述溝槽的底部區域位于所述溝槽下方且與所述溝槽的底部相接，所述晶向的選取應使得所述第一離子的注入能夠利用晶體溝道效應，并且所述第二導電類型柱的縱向深度至少不小于位于所述溝槽的底部區域的所述外延層的厚度的50％；

向所述溝槽中填入填充物填充所述溝槽。

在上述第一方面的一種可能的實現中，上述制造方法還包括：所述寬禁帶半導體材料為碳化硅；所述寬禁帶半導體材料的晶向選取為碳化硅晶體的C軸方向。

在上述第一方面的一種可能的實現中，上述制造方法還包括：所述碳化硅包括4H-SIC或6H-SiC；所述C軸方向與碳化硅晶圓的法線方向的夾角為4度。

在上述第一方面的一種可能的實現中，上述制造方法還包括：所述將第一離子沿所述寬禁帶半導體材料的C軸方向注入所述溝槽的底部區域，包括：

將所述第一離子至少分兩次注入，分別以第一劑量、第一能量及第二劑量、第二能量沿所述碳化硅的C軸方向注入所述溝槽的底部區域。

在上述第一方面的一種可能的實現中，上述制造方法還包括：所述第一劑量為5E13至5E14原子數每平方厘米，所述第一能量為500kev至1500kev；所述第二劑量為5E12至5E13原子數每平方厘米，所述第二能量為50kev至300kev。

在上述第一方面的一種可能的實現中，上述制造方法還包括：所述外延層包括第一外延層和第二外延層，所述第一外延層位于所述第二外延層的下方；所述溝槽的底部及所述第二導電類型柱位于所述第二外延層內，所述第二導電類型柱的縱向深度至少不小于位于所述溝槽的底部區域的所述第二外延層的厚度的50％。