[發明專利]極薄封裝

在審

• 申請號: 202010073670.1
• 申請日: 2013-09-20
• 公開（公告）號: CN111508908A
• 公開（公告）日: 2020-08-07
• 發明（設計）人: 金龍寶;林伊國;陳嘉川
• 申請（專利權）人: 斯萊戈科技公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/495;H01L21/304;H01L21/56;H01L21/683;H01L23/29;H01L23/544;H01L21/60
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 申屠偉進

公開用于實現極薄封裝結構的技術。在某些實施例中，器件包含：集成電路，經由連接而連接到引線框或襯底；以及EMC（環氧樹脂模制化合物），除了在集成電路的背側和連接區域之外包圍所述集成電路，所述集成電路經由所述連接區域連接到引線框或襯底。

本申請是申請號為2013800480426、發明名稱為“極薄封裝”的專利申請的分案申請。

背景技術

典型的芯片制造裝配工藝包括：應用EMC（環氧樹脂模制化合物）來覆蓋器件的整個區域，使器件經受在引線上電鍍，以及然后經由鋸片分離器件。EMC填充劑保護集成電路免于發光誘導的泄露和濕氣滲透，但是也促成總體封裝厚度。圖1說明了由先前提到的裝配工藝產生的典型的器件結構。如所描繪的，包圍集成電路（即芯片）的EMC大大地促成產生的器件尺寸。

附圖說明

在下面的詳細描述和附圖中公開了本發明的各種實施例。

圖1說明了由典型的裝配工藝產生的現有技術的器件結構。

圖2A說明了由包括研磨工藝的裝配工藝產生的封裝結構的實施例。

圖2B說明了由包括研磨工藝的裝配工藝產生的封裝結構的實施例。

圖3A-3Q說明了用于生成極薄封裝結構的裝配工藝的實施例。

圖3R說明了由公開的裝配工藝產生的器件的示例尺寸。

具體實施方式

本發明能夠以多種方式實現，包括工藝、裝置、系統、物質成分、體現在計算機可讀存儲介質上的計算機程序產品、和/或處理器，比如配置成執行指令的處理器，所述指令存儲在與處理器耦合的存儲器上并且/或者由該存儲器提供。在這個說明書中，這些實現、或者本發明可以采用的任何其他的形式，可以被稱為技術。一般而言，公開的工藝的步驟順序可以在發明的范圍內更改。除非另有闡述，部件比如描述為被配置成執行任務的處理器或存儲器可以被實現為在給定時間內被臨時配置成執行任務的通用部件或者被實現為被制造成執行任務的特定部件。在本文中使用的術語‘處理器’指代一個或者更多的器件、電路和/或被配置成處理數據比如計算機程序指令的處理核心。

下面連同說明發明的原理的附圖一起提供對發明的一個或多個實施例的詳細描述。發明被與這樣的實施例結合地描述，但是發明并不限制于任何的實施例。發明的范圍僅受權利要求所限制，并且發明涵蓋許多的替代、修改和等價方案。在下面的描述中提出了許多的具體細節以便提供對發明的透徹的理解。這些細節被提供用于示例的目的，并且本發明可以根據權利要求來實行而沒有這些具體細節中的一些或所有。為了清晰的目的，沒有詳細描述在與本發明相關的技術領域中所已知的技術材料，以便發明不被不必要地模糊。

在本文中公開了用于實現更薄封裝厚度的各種技術。如進一步描述的，公開的裝配工藝包括用于降低總器件厚度的研磨工藝。研磨工藝促進多種類型的更薄封裝結構。在一些實施例中，采用研磨工藝使集成電路（即芯片）的背側暴露，這可以對不敏感的發光器件是可接受的。替代地，粘附帶可以例如被施加在研磨面上以保護集成電路免于發光誘導的泄露和濕氣滲透。

圖2A說明了由包括研磨工藝的裝配工藝產生的封裝結構的實施例。如所描繪的，封裝結構200包括集成電路（即芯片）202，它部分地被EMC（環氧樹脂模制化合物）204包圍并且經由突起208連接到引線框（L/F）或者襯底206。在某些實施例中，封裝結構200由如下步驟產生：在EMC注入之后使整個引線框或襯底經受頂側研磨，直到至少芯片的背側暴露和/或實現期望的厚度。在給定的示例中，封裝結構200包括粘附帶（即層壓膜）210，它被施加在器件的頂部（即倒裝芯片202的背側）上以保護芯片。封裝結構200可以包括例如極薄DFN（雙扁平無引線）封裝或者QFN（方形扁平無引線）封裝。