[發明專利]一種接觸凹槽形成方法及半導體

有效

• 申請號: 202010072061.4
• 申請日: 2020-01-21
• 公開（公告）號: CN111261636B
• 公開（公告）日: 2021-07-20
• 發明（設計）人: 黃攀;徐偉;周文斌;夏季
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11578
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 李路遙;張穎玲

1.一種接觸凹槽形成的方法，其特征在于，所述方法包括：

提供一半成品的半導體，所述半導體包括對應于不同區域的采用第一材料的第一結構、采用第二材料的第二結構，以及至少頂部采用所述第二材料的第三結構，所述半導體為三維存儲器；

通過同一第一刻蝕過程，利用所述第一材料與所述第二材料的不同刻蝕速率，對所述第一結構、所述第二結構和所述第三結構進行刻蝕，以形成特定深度的凹槽；

其中，所述第一材料的刻蝕速率大于所述第二材料的刻蝕速率，使得采用所述第二材料的所述第三結構的頂部作為刻蝕阻擋層。

2.根據權利要求1所述的方法，其特征在于，所述第一材料為半導體材料，所述第二材料為導體材料。

3.根據權利要求1所述的方法，其特征在于，

所述第三結構包括采用所述第二材料的作為頂部的阻擋層以及采用第三材料的作為底部的接觸層。

4.根據權利要求3所述的方法，其特征在于，所述第一材料和所述第三材料為半導體材料，所述第二材料為導體材料。

5.根據權利要求1所述的方法，其特征在于，

所述第一結構對應于所述三維存儲器的外圍區域，所述第二結構對應于所述三維存儲器的階梯區域，所述第三結構對應于所述三維存儲器的存儲區域。

6.根據權利要求4所述的方法，其特征在于，所述第一結構為三維存儲器的外圍電路，所述第二結構為三維存儲器的階梯結構，所述第三結構為三維存儲器的溝道通孔；對應地，所述提供一半成品的半導體包括：

提供一半導體襯底；

在所述襯底的第一區域上形成外圍電路，所述外圍電路包括由第一半導體材料形成的接觸層；

在所述襯底的第二區域上形成疊層結構，所述疊層結構包括交替疊置的導體層和電介質層，所述導體層由導體材料形成；

在所述疊層結構的至少一個橫向面上形成階梯結構，所述階梯結構中每一所述導體層均作為對應階梯層的接觸層；

在所述疊層結構內形成溝道通孔，所述溝道通孔內包括由第二半導體材料填充的溝道；

在溝道頂部采用所述第二半導體材料形成插塞結構，所述插塞結構為所述溝道通孔的接觸層；

在所述插塞結構之上采用所述導體材料形成阻擋層。

7.根據權利要求6所述的方法，其特征在于，所述半導體還包括在襯底上形成的覆蓋所述外圍電路、所述階梯結構和所述溝道通孔的絕緣層；

對應地，在所述形成特定深度的凹槽之前，所述方法還包括：

通過同一第二刻蝕過程，對所述絕緣層進行刻蝕，形成每一所述接觸層分別對應的垂直通孔，以暴露出所述外圍電路和階梯結構中的接觸層以及所述溝道通孔中的阻擋層。

8.根據權利要求7所述的方法，其特征在于，在所述形成每一所述接觸層分別對應的垂直通孔之前，所述方法還包括：

通過同一光刻過程，在所述絕緣層表面形成包括每一所述接觸層對應的接觸點的光刻膠圖案；

對應地，所述通過同一第二刻蝕過程，對所述絕緣層進行刻蝕，形成每一所述接觸點分別對應的垂直通孔，包括：

通過同一第二刻蝕過程，基于所述光刻膠圖案，對所述絕緣層進行刻蝕，形成每一所述接觸點分別對應的垂直通孔。

9.根據權利要求6所述的方法，其特征在于，在所述形成特定深度的凹槽之前，所述方法還包括：

根據所述外圍電路、所述階梯結構以及所述溝道通孔分別對應的接觸層中離子注入濃度分布和/或電性阻值要求，確定每一所述接觸層和/或所述阻擋層要形成的接觸凹槽的深度；

根據每一所述接觸凹槽的深度，確定所述第一刻蝕過程中采用的所述第一半導體材料與所述導體材料的刻蝕選擇比。