[發明專利]一種基于阻類存儲器的電平觸發D觸發器電路

在審

• 申請號: 202010060037.9
• 申請日: 2020-01-19
• 公開（公告）號: CN111130508A
• 公開（公告）日: 2020-05-08
• 發明（設計）人: 張文海;王子歐
• 申請（專利權）人: 蘇州大學
• 主分類號: H03K3/3562
• 分類號: H03K3/3562;H03K3/01
• 代理公司: 蘇州翔遠專利代理事務所(普通合伙) 32251
• 代理人: 陸金星

1.一種基于阻類存儲器的電平觸發D觸發器電路，其特征在于：包括一MOSFET管，第一憶阻器、電阻、第一反相器和第二反相器；

所述MOSFET管的源極電性連接輸入信號，所述MOSFET管的柵極電性連接時鐘脈沖信號，所述MOSFET管的漏極分別電性連接到第一憶阻器的正極、電阻的一端和第一反相器的輸入端，所述第一反相器的輸出端電性連接到第二反相器的輸入端，所述第二反相器的輸出端電性連接輸出信號，所述第一憶阻器的負極電性連接到用于對其進行輔助置位的與非邏輯電路的輸出端，所述與非邏輯電路的一個輸入端電性連接輸入信號，所述與非邏輯電路的另一個輸入端電性連接時鐘脈沖信號，所述電阻的另一端接地。

2.根據權利要求1所述的基于阻類存儲器的電平觸發D觸發器電路，其特征在于：所述MOSFET管選用增強型N溝道MOSFET管或耗盡型P溝道MOSFET管。

3.根據權利要求1所述的基于阻類存儲器的電平觸發D觸發器電路，其特征在于：所述與非邏輯電路包括第二憶阻器、第三憶阻器和第三反相器；

所述第二憶阻器的負極電性連接輸入信號或時鐘脈沖信號中的一個，所述第三憶阻器的負極電性連接輸入信號或時鐘脈沖信號中的另一個，所述第二憶阻器、第三憶阻器的正極均電性連接到第三反相器的輸入端，所述第三反相器的輸出端作為與非邏輯電路的輸出端。

4.根據權利要求3所述的基于阻類存儲器的電平觸發D觸發器電路，其特征在于：所述第二憶阻器的負極電性連接輸入信號，所述第三憶阻器的負極電性連接時鐘脈沖信號。

5.一種基于阻類存儲器的電平觸發D觸發器電路，其特征在于：包括一MOSFET管，第一憶阻器、電阻、第一反相器、第二反相器和第四反相器；

所述MOSFET管的源極電性連接輸入信號，所述MOSFET管的柵極電性連接第四反相器的輸出端，所述第四反相器的輸入端電性連接時鐘脈沖信號，所述MOSFET管的漏極分別電性連接到第一憶阻器的正極、電阻的一端和第一反相器的輸入端，所述第一反相器的輸出端電性連接到第二反相器的輸入端，所述第二反相器的輸出端電性連接輸出信號，所述第一憶阻器的負極電性連接到用于對其進行輔助置位的與非邏輯電路的輸出端，所述與非邏輯電路的一個輸入端電性連接輸入信號，所述與非邏輯電路的另一個輸入端電性連接時鐘脈沖信號，所述電阻的另一端接地。

6.根據權利要求5所述的基于阻類存儲器的電平觸發D觸發器電路，其特征在于：所述MOSFET管選用增強型P溝道MOSFET管。

7.根據權利要求5所述的基于阻類存儲器的電平觸發D觸發器電路，其特征在于：所述與非邏輯電路包括第二憶阻器、第三憶阻器和第三反相器；

所述第二憶阻器的負極電性連接輸入信號或時鐘脈沖信號中的一個，所述第三憶阻器的負極電性連接輸入信號或時鐘脈沖信號中的另一個，所述第二憶阻器、第三憶阻器的正極均電性連接到第三反相器的輸入端，所述第三反相器的輸出端作為與非邏輯電路的輸出端。

8.根據權利要求7所述的基于阻類存儲器的電平觸發D觸發器電路，其特征在于：所述第二憶阻器的負極電性連接時鐘脈沖信號，所述第三憶阻器的負極電性連接輸入信號。