[發明專利]一種等效采樣的測量分辨率提高裝置

有效

• 申請號: 202010058925.7
• 申請日: 2020-01-19
• 公開（公告）號: CN111245436B
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 王鋰;黃習斌;戴志堅
• 申請（專利權）人: 電子科技大學
• 主分類號: H03M1/12
• 分類號: H03M1/12;G01R19/25;G01R1/30
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 溫利平

本發明公開了一種等效采樣的測量分辨率提高裝置，通過參考時鐘源為FPGA提供準確參考時鐘，FPGA通過控制前置運放的放大倍率與幅度偏置電路的偏置電壓，將輸入波形幅度先放大到特定幅度，再經過幅度偏置電路施加偏置，保證輸出波形的不同幅度片段滿足均ADC的量程范圍；ADC依次對不同偏置的波形輸入進行采集并發送給FPGA，經過處理、拼接與運算后可以得到波形數據。

技術領域

本發明屬于波形采樣技術領域，更為具體地講，涉及一種等效采樣的測量分辨率提高裝置。

背景技術

模擬數字轉換器(英語：Analog-to-digital converter,ADC,A/D或A to D)是用于將模擬形式的連續信號轉換為數字形式的離散信號的一類設備。典型的ADC將模擬信號轉換為表示一定比例電壓值的數字信號。然而，有一些模擬數字轉換器并非純的電子設備，例如旋轉編碼器，也可以被視為模擬數字轉換器。

其中，ADC的分辨率是指，對于允許范圍內的模擬信號，它能輸出離散數字信號值的個數。這些信號值通常用二進制數來存儲，因此分辨率經常用比特作為單位，且這些離散值的個數是2的冪指數。例如，一個具有8位分辨率的模擬數字轉換器可以將模擬信號編碼成256個不同的離散值。很多應用場合要求設計者不得不使用低分辨率的ADC去采集變化量很小或信噪比(SNR)很高的信號。

目前采用較多的方法是過采樣技術。對于實際工程中的一個12位的ADC，如果要采集一個1kHz帶寬的被測信號，為了獲得16位的分辨率，即為了獲得4位的分辨率增量，采樣頻率需為512kHz。其基本測量原理如圖1所示。

根據奈奎斯特定理，被測信號的頻帶寬度如果在采樣頻率f_s的一半以內，則該信號可以被重建例如：采樣頻率為100kHz則頻率低于50kHz的被測信號可以被可靠地重建和分析。與輸入信號一起還會有噪聲信號混疊在有用的測量頻帶內(小于f_s/2的頻率成分)，而且噪聲的帶寬通常遠遠高于信號帶寬。可以通過增加過采樣率來減小噪聲功率。過采樣與取平均值法并不影響信號功率，因此通過過采樣減小噪聲功率但不影響信號功率，從而增加了SNR。過采樣率以及ADC位數的關系：

其中，n₀是輸出噪聲功率，f_m是輸入信號的最大頻率，f_s是ADC采樣頻率，V_ref是參考電壓，N是ADC位數。

因此，采樣頻率每增加2倍，噪聲將降低3dB，分辨率將增加1/2位因此，分辨率要增加1位或噪聲降低6dB，則有如下關系：

f_os＝4^wf_s

其中，w為增加的分辨率位數，f_os為采樣頻率f_s為輸入信號需要的采樣頻率。

然而，這種方法在實際工程的應用中要付出一定的代價。該方法雖然獲得了w位的分辨率增量，但采樣率變成了原來的2·4^w倍，存儲空間也相應增大了4^w倍，還要做4^w次累加和w次移位操作。這樣對ADC的采樣率將提出較高的要求，而本發明采用在幅度上分段的等效采樣辦法來增加分辨率，同時利用FPGA來進行波形拼接與還原。

發明內容

本發明的目的在于克服現有技術的不足，提供一種等效采樣的測量分辨率提高裝置，來改善提高ADC分辨率。

為實現上述發明目的，本發明一種等效采樣的測量分辨率提高裝置，其特征在于，包括：

參考時鐘源，為FPGA提供準確參考時鐘；

幅度放大電路，在FPGA的控制下，用于放大被測信號的電壓以滿足一定幅度倍數關系；