[發(fā)明專利]一種低夾斷電壓的JFET結(jié)構(gòu)及制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010057743.8
• 申請(qǐng)日: 2020-01-19
• 公開（公告）號(hào): CN111244155B
• 公開（公告）日: 2023-03-07
• 發(fā)明（設(shè)計(jì)）人: 段文婷;房子荃
• 申請(qǐng)（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號(hào): H01L29/06
• 分類號(hào): H01L29/06;H01L21/337;H01L29/80
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司 31211
• 代理人: 戴廣志

本發(fā)明提供一種低夾斷電壓的JFET結(jié)構(gòu)及制作方法，P型襯底，位于P型襯底上的N型深阱；位于N型深阱中的P型注入?yún)^(qū)，該P(yáng)型注入?yún)^(qū)將N型深阱隔離為位于P型注入?yún)^(qū)下方的第一N型深阱和位于P型注入?yún)^(qū)上方的第二N型深阱；位于第二N型深阱上的第一、第二場(chǎng)氧區(qū)，該兩個(gè)場(chǎng)氧區(qū)之間設(shè)有P型重?fù)诫s區(qū)。本發(fā)明通過將待夾斷區(qū)域N型深阱的深度變淺來實(shí)現(xiàn)低夾斷電壓，P型注入?yún)^(qū)將N型深阱分為上下兩部分，P型注入?yún)^(qū)通過P阱從表面引出接地，利用P型重?fù)诫s區(qū)和P型注入?yún)^(qū)夾斷上部分的N型深阱，來達(dá)到降低夾斷電壓的目的。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種低夾斷電壓的JFET結(jié)構(gòu)及制作方法。

背景技術(shù)

500V LDMOS既具有分立器件高壓大電流特點(diǎn)，又汲取了低壓集成電路高密度智能邏輯控制的優(yōu)點(diǎn)，單芯片實(shí)現(xiàn)原來多個(gè)芯片才能完成的功能，大大縮小了面積，降低了成本，提高了能效，符合現(xiàn)代電力電子器件小型化，智能化，低能耗的發(fā)展方向。搭載在該平臺(tái)上的500V JFET作為驅(qū)動(dòng)電路的重要器件，其夾斷電壓是衡量500V JFET特性的關(guān)鍵參數(shù)。

如圖1所示，圖1顯示為現(xiàn)有技術(shù)中的JFET結(jié)構(gòu)示意圖，目前搭載在平臺(tái)上的JFET，利用4-PW(P阱)、5-PTOP(P型注入)和1-Psub(P型襯底)夾斷2-DNW(N型深阱)，夾斷電壓在12V以上。

因此，需要提出一種新的低夾斷電壓的JFET結(jié)構(gòu)及制作方法。

發(fā)明內(nèi)容

鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種低夾斷電壓的JFET結(jié)構(gòu)及制作方法，用于解決現(xiàn)有技術(shù)中JFET夾斷電壓高且不可調(diào)的問題。

為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種低夾斷電壓的JFET結(jié)構(gòu)，該結(jié)構(gòu)至少包括：P型襯底，位于所述P型襯底上的N型深阱；位于所述N型深阱中的P型注入?yún)^(qū)，該P(yáng)型注入?yún)^(qū)將所述N型深阱隔離為位于所述P型注入?yún)^(qū)下方的第一N型深阱和位于所述P型注入?yún)^(qū)上方的第二N型深阱；位于所述第二N型深阱上的第一、第二場(chǎng)氧區(qū)，該兩個(gè)場(chǎng)氧區(qū)之間設(shè)有P型重?fù)诫s區(qū)。

優(yōu)選地，該結(jié)構(gòu)還包括：位于所述第一場(chǎng)氧區(qū)左側(cè)的第三場(chǎng)氧區(qū)和位于所述第二場(chǎng)氧區(qū)右側(cè)的第四場(chǎng)氧區(qū)；所述第三、第一場(chǎng)氧區(qū)之間設(shè)有N型重?fù)诫s區(qū)；所述第二、第四場(chǎng)氧區(qū)之間設(shè)有N型重?fù)诫s區(qū)。

優(yōu)選地，所述第三場(chǎng)氧區(qū)左側(cè)的所述P型襯底上以及所述第四場(chǎng)氧區(qū)右側(cè)的P型襯底上分別設(shè)有將所述P型注入?yún)^(qū)引出的P阱。

優(yōu)選地，所述第三、第一場(chǎng)氧區(qū)之間的N型重?fù)诫s區(qū)、所述第二、第四場(chǎng)氧區(qū)之間的N型重?fù)诫s區(qū)以及所述第一、第二場(chǎng)氧區(qū)之間的P型重?fù)诫s區(qū)上均設(shè)有接觸孔。

優(yōu)選地，所述接觸孔上設(shè)有與所述接觸孔連接的金屬線。

優(yōu)選地，所述JFET結(jié)構(gòu)的漏極電壓為20v，柵極電壓為0v，夾斷電壓為3.5V。

本發(fā)明還提供一種低夾斷電壓的JFET結(jié)構(gòu)的制作方法，該方法至少包括以下步驟：

步驟一、提供一P型襯底，在所述P型襯底上形成N型深阱；

步驟二、在所述N型深阱上形成第一、第二場(chǎng)氧區(qū)；

步驟三、在所述第三場(chǎng)氧區(qū)左側(cè)的所述P型襯底上、所述第四場(chǎng)氧區(qū)右側(cè)的P型襯底上形成P阱；

步驟四、在所述第一至第四場(chǎng)氧區(qū)下方的所述N型深阱中形成P型注入?yún)^(qū)，該P(yáng)型注入?yún)^(qū)將所述N型深阱隔離為位于所述P型注入?yún)^(qū)下方的第一N型深阱和位于所述P型注入?yún)^(qū)上方的第二N型深阱；

步驟五、在所述第一、第三場(chǎng)氧區(qū)之間的所述第二N型深阱中以及所述第二、第四場(chǎng)氧區(qū)之間的所述第二N型深阱中分別形成N型重?fù)诫s區(qū)；在所述第一、第二場(chǎng)氧區(qū)之間的所述第二N型深阱中形成P型重?fù)诫s區(qū)。

優(yōu)選地，步驟一中在所述P型襯底上通過N型離子注入形成所述N型深阱。