[發(fā)明專利]半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010053208.5
• 申請(qǐng)日: 2020-01-17
• 公開（公告）號(hào): CN112436003A
• 公開（公告）日: 2021-03-02
• 發(fā)明（設(shè)計(jì)）人: 沓掛弘之;赤穂雅之
• 申請(qǐng)（專利權(quán)）人: 鎧俠股份有限公司
• 主分類號(hào): H01L27/088
• 分類號(hào): H01L27/088;H01L29/78;H01L21/336
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 張世俊

實(shí)施方式提供一種能夠抑制晶體管的阱耐壓劣化，且減少元件面積的半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。一實(shí)施方式的半導(dǎo)體裝置具備：第2導(dǎo)電型的半導(dǎo)體襯底，是包含第1面的半導(dǎo)體襯底，且包含第1面?zhèn)鹊牡?導(dǎo)電型的第1區(qū)域、在第1區(qū)域的第1面?zhèn)扰帕性谘刂?面的第1方向的第2導(dǎo)電型的2個(gè)第2區(qū)域、及包圍第1區(qū)域且具有低于第1區(qū)域的第1面中的第1導(dǎo)電型雜質(zhì)的濃度的第1導(dǎo)電型雜質(zhì)的濃度的第1導(dǎo)電型的第3區(qū)域；導(dǎo)電體層，設(shè)置在第1區(qū)域中2個(gè)第2區(qū)域之間的第1部分的上方；以及第1絕緣體層，在半導(dǎo)體襯底的第1面?zhèn)龋鼑?區(qū)域且與第3區(qū)域相接。第1區(qū)域中沿著第1方向而與第1部分排列的第2部分在第1區(qū)域的第1面?zhèn)龋从山^緣體層夾著而沿著第1方向延伸。

相關(guān)申請(qǐng)

本申請(qǐng)享有以日本專利申請(qǐng)2019-153718號(hào)(申請(qǐng)日：2019年8月26日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過(guò)參考該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的所有內(nèi)容。

技術(shù)領(lǐng)域

實(shí)施方式涉及一種半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。

背景技術(shù)

已知有形成在半導(dǎo)體襯底上的MOS(metal oxide semiconductor，金屬氧化物半導(dǎo)體)晶體管。在像該MOS晶體管一樣的半導(dǎo)體裝置中，將p型MOS晶體管與n型晶體管排列配置。

發(fā)明內(nèi)容

實(shí)施方式提供一種能夠抑制晶體管的阱耐壓劣化且減少元件面積的半導(dǎo)體裝置及半導(dǎo)體裝置的制造方法。

實(shí)施方式的半導(dǎo)體裝置具備：第2導(dǎo)電型的半導(dǎo)體襯底，是包含第1面的半導(dǎo)體襯底，且包含所述第1面?zhèn)鹊牡?導(dǎo)電型的第1區(qū)域、在所述第1區(qū)域的所述第1面?zhèn)扰帕性谘刂龅?面的第1方向的第2導(dǎo)電型的2個(gè)第2區(qū)域、及包圍所述第1區(qū)域且具有低于所述第1區(qū)域的所述第1面中的第1導(dǎo)電型雜質(zhì)的濃度的第1導(dǎo)電型雜質(zhì)的濃度的第1導(dǎo)電型的第3區(qū)域；導(dǎo)電體層，設(shè)置在所述第1區(qū)域中所述2個(gè)第2區(qū)域之間的第1部分的上方；以及第1絕緣體層，在所述半導(dǎo)體襯底的所述第1面?zhèn)龋鼑龅?區(qū)域且與所述第3區(qū)域相接。所述第1區(qū)域中沿著所述第1方向而與所述第1部分排列的第2部分在所述第1面?zhèn)龋从山^緣體層夾著而沿著所述第1方向延伸。

附圖說(shuō)明

圖1是從上方觀察第1實(shí)施方式的半導(dǎo)體裝置中所包含的p型晶體管的俯視圖。

圖2是沿著圖1的II-II線的p型晶體管的剖視圖。

圖3～11是用來(lái)說(shuō)明第1實(shí)施方式的半導(dǎo)體裝置的制造工序的p型晶體管的剖視圖。

圖12是從上方觀察第2實(shí)施方式的半導(dǎo)體裝置中所包含的p型晶體管的俯視圖。

圖13是沿著圖12的XIII-XIII線的p型晶體管的剖視圖。

圖14是用來(lái)說(shuō)明第2實(shí)施方式的半導(dǎo)體裝置的制造工序的p型晶體管的剖視圖。

圖15是從上方觀察第3實(shí)施方式的半導(dǎo)體裝置中所包含的p型晶體管的俯視圖。

圖16是沿著圖15的XVI-XVI線的p型晶體管的剖視圖。

圖17～19是用來(lái)說(shuō)明第3實(shí)施方式的半導(dǎo)體裝置的制造工序的p型晶體管的剖視圖。

圖20是從上方觀察第4實(shí)施方式的半導(dǎo)體裝置中所包含的p型晶體管的俯視圖。

圖21是沿著圖20的XXI-XXI線的p型晶體管的剖視圖。

圖22～25是用來(lái)說(shuō)明第4實(shí)施方式的半導(dǎo)體裝置的制造工序的p型晶體管的剖視圖。

圖26是從上方觀察第3實(shí)施方式的變化例的半導(dǎo)體裝置中所包含的p型晶體管的俯視圖。

圖27是從上方觀察第4實(shí)施方式的變化例的半導(dǎo)體裝置中所包含的p型晶體管的俯視圖。