[發明專利]半導體裝置及半導體裝置的制造方法

在審

• 申請號: 202010053208.5
• 申請日: 2020-01-17
• 公開（公告）號: CN112436003A
• 公開（公告）日: 2021-03-02
• 發明（設計）人: 沓掛弘之;赤穂雅之
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L29/78;H01L21/336
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

1.一種半導體裝置，具備：

第2導電型的半導體襯底，是包含第1面的半導體襯底，且包含：

所述第1面側的第1導電型的第1區域；

第2導電型的2個第2區域，在所述第1區域的所述第1面側沿著所述第1面排列在第1方向；及

第1導電型的第3區域，包圍所述第1區域，且具有低于所述第1區域的所述第1面中的第1導電型雜質的濃度的第1導電型雜質的濃度；

導電體層，設置在所述第1區域中所述2個第2區域之間的第1部分的上方；以及

第1絕緣體層，在所述半導體襯底的所述第1面側，包圍所述第3區域且與所述第3區域相接；

所述第1區域中沿著所述第1方向而與所述第1部分排列的第2部分在所述第1面側，未由絕緣體層夾著而沿著所述第1方向延伸。

2.根據權利要求1所述的半導體裝置，其中

所述半導體襯底還包含第1導電型的第4區域，所述第1導電型的第4區域在所述第1區域的所述第2部分的所述第1面側，具有高于所述第1區域的所述第1面中的第1導電型雜質的濃度的第1導電型雜質的濃度，且

還具備與所述第4區域相接的觸點。

3.根據權利要求2所述的半導體裝置，其還具備第2絕緣體層，所述第2絕緣體層在所述第1面側，設置在所述第1部分及所述2個第2區域與所述第4區域之間且包圍所述第1部分及所述2個第2區域。

4.根據權利要求3所述的半導體裝置，其中

所述第4區域與所述第2絕緣體層分離。

5.根據權利要求3所述的半導體裝置，其中

所述第4區域與所述第2絕緣體層相接。

6.根據權利要求2所述的半導體裝置，其中

在所述第1面側，所述2個第2區域中的一個與所述第2部分相接。

7.根據權利要求6所述的半導體裝置，其還具備第2絕緣體層，所述第2絕緣體層在所述第1面側，包圍所述第1部分以及所述2個第2區域中的另一個。

8.根據權利要求6所述的半導體裝置，其中

所述導電體層設置在所述第1區域中包含所述第1部分且包圍所述2個第2區域中的另一個的第3部分的上方。

9.根據權利要求6所述的半導體裝置，其中

所述觸點進而與所述2個第2區域中的一區域的上表面上相接。

10.根據權利要求6所述的半導體裝置，其具備：

第2導電型的第1晶體管，設置在所述半導體襯底上，且包含所述第1區域、所述2個第2區域、所述第3區域、所述導電體層、及所述第1絕緣體層；以及

第2晶體管及第3晶體管，設置在所述半導體襯底上，且分別為第1導電型；

所述第1晶體管包含電連接于所述第2晶體管的第1端及所述第3晶體管的柵極的第1端、以及電連接于所述第3晶體管的第1端的第2端及背柵極。

11.一種半導體裝置的制造方法，具備如下步驟：

在包含第1面的半導體襯底的所述第1面側形成第1導電型的第1區域；

在所述半導體襯底的所述第1面側，形成包圍所述第1區域的第1絕緣體層；

在所述第1區域的第1部分的上方形成導電體層；

在所述半導體襯底的所述第1面側形成第1導電型的第3區域，所述第1導電型的第3區域在所述第1區域與所述第1絕緣體層之間與所述第1絕緣體層相接且包圍所述第1區域，且具有低于所述第1區域的所述第1面中的第1導電型雜質的濃度的第1導電型雜質的濃度；以及

在所述第1區域的所述第1面側，形成沿著第1方向夾著所述第1部分的第2導電型的2個第2區域；

所述第1區域中沿著所述第1方向而與所述第1部分排列的第2部分在所述第1區域的所述第1面側，未由絕緣體層夾著而沿著所述第1方向延伸。