[發明專利]半導體器件

在審

• 申請號: 202010050572.6
• 申請日: 2020-01-17
• 公開（公告）號: CN111463277A
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 登尾正人;齋藤順;渡邊行彥
• 申請（專利權）人: 株式會社電裝
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉炳勝

一種半導體器件包括倒置型半導體元件，該倒置型半導體元件包括：半導體襯底(1)；形成于半導體襯底上的第一導電類型層(2)；形成于第一導電類型層上并包括線性形狀部分的電場阻擋層(4)；形成于第一導電類型層上并具有線性形狀部分的JFET(3)部分；形成于電場阻擋層和JFET部分上的電流分散層(5)；形成于電場阻擋層和JFET部分上的深層(7)；形成于電流分散層和深層上的基區(6)；形成于基區上的源區(8)；包括柵極溝槽(11)、柵極絕緣膜(12)和柵電極(13)并布置成條形形狀的溝槽柵極結構；層間絕緣(14)；源電極(15)；以及形成于半導體襯底的背表面側上的漏電極(16)。

技術領域

本公開涉及包括具有MOS結構的半導體元件的半導體器件。本公開可 以優選地應用到特別是以碳化硅(在下文中也稱為SiC)作為半導體材料的 SiC半導體器件。

背景技術

已經提出了包括具有MOS結構的半導體元件的半導體器件。例如，具 有MOS結構的半導體元件包括MOSFET，MOSFET具有溝槽柵極結構， 該溝槽柵極結構作為在其中溝道密度被設置很高使得大電流能夠流動的結 構。這種MOSFET具有一種結構，其中，在形成于n⁺型襯底上的n型漂移 層上相繼形成p型基區和n型源區。在該結構中，形成多個溝槽柵極以便使p型基區從n型源區的表面穿透以到達n型漂移層。此外，在p型基區 下方形成在與溝槽柵極的縱向方向相交的方向上延伸的電場馳豫層。由此， 緩解了電場集中到溝槽柵極底部的情況的發生，并抑制了柵極絕緣膜的絕 緣擊穿(例如，參見專利文獻1)。

相關領域文獻

專利文獻

專利文獻1：JP 4793390

發明內容

MOSFET是通過平行布置多個柵電極而布置成條形形狀的。n型源區形 成于每個柵電極的兩側中的每側上。在定位于n型源區和柵電極中的n型 漂移層之間的部分中形成溝道區，并且漏極電流在源極和漏極之間流動。

于是，MOSFET的導通電阻Ron和柵極-漏極電容Cgd處于一種折中關 系，并且柵極-漏極電容Cgd隨著導通電阻Ron減小而增大。

可能希望改善該折中關系并抑制柵極-漏極電容Cgd同時減小導通電阻 Ron。例如，基于定位于溝槽柵極中的p型基區下方的部分和n型漂移層之 間的邊界區的面積，來確定柵極-漏極電容Cgd。因此，專利文獻1展示了 在其中電場馳豫層的一部分與溝槽柵極正交的結構。在與電場馳豫層相交 的部分處，溝槽柵極被電場馳豫層覆蓋，并且根據這種情況，可以提供能 夠減小柵極-漏極電容Cgd的結構。

然而，已經發現，為了進一步改善開關特性，除了減小柵極-漏極電容 Cgd之外，可能還須要減小MOSFET的反饋電容Crss，使得反饋電容Crss 的減小量等于或高于輸入電容Ciss的減小量。換言之，已經確認，如專利 文獻1所示的電場馳豫層的一部分僅僅與溝槽柵極正交的配置是不夠的。

本公開的目的是提供一種能夠進一步改善開關特性并改善導通電阻和 柵極-漏極電容之間的折中關系的半導體器件。