[發明專利]半導體器件

在審

• 申請號: 202010050572.6
• 申請日: 2020-01-17
• 公開（公告）號: CN111463277A
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 登尾正人;齋藤順;渡邊行彥
• 申請（專利權）人: 株式會社電裝
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉炳勝

1.一種半導體器件，包括：

倒置型半導體元件，包括：

具有第一導電類型或第二導電類型的半導體襯底(1)；

第一導電類型層(2)，

所述第一導電類型層形成于所述半導體襯底上，并且

所述第一導電類型層由具有所述第一導電類型和低于所述半導體襯底的雜質濃度的雜質濃度的半導體制成；

電場阻擋層(4)，

所述電場阻擋層形成于所述第一導電類型層上，并且

所述電場阻擋層由具有所述第二導電類型且在從所述半導體襯底的法向觀察所述電場阻擋層時包括至少線性形狀部分的半導體制成；

JFET部分(3)，

所述JFET部分形成于所述第一導電類型層上，并且

所述JFET部分由具有所述第一導電類型且在從所述半導體襯底的所述法向觀察所述JFET部分時具有被所述電場阻擋層夾置的線性形狀部分的半導體制成；

電流分散層(5)，

所述電流分散層形成于所述電場阻擋層和所述JFET部分上，并且

所述電流分散層由具有所述第一導電類型和高于所述第一導電類型層的雜質濃度的雜質濃度的半導體制成；

深層(7)，

所述深層具有所述第二導電類型，

所述深層與所述電流分散層一起形成于所述電場阻擋層和所述JFET部分上；

基區(6)，

所述基區形成于所述電流分散層和所述深層上，并且

所述基區由具有所述第二導電類型的半導體制成；

源區(8)，

所述源區形成于所述基區上，并且

所述源區由具有所述第一導電類型和高于所述第一導電類型層的第一導電類型雜質濃度的第一導電類型雜質濃度的半導體制成；

多個溝槽柵極結構，

所述多個溝槽柵極結構包括距所述源區的表面比所述基區形成得更深的柵極溝槽(11)、覆蓋所述柵極溝槽的內壁的柵極絕緣膜(12)、以及置于所述柵極絕緣膜上的柵電極(13)，并且

所述多個溝槽柵極結構被布置成條形形狀，其中，一個方向對應于所述多個溝槽柵極結構的縱向方向；

層間絕緣膜(14)，

所述層間絕緣膜覆蓋所述柵電極和所述柵極絕緣膜，并且

所述層間絕緣膜包括接觸孔；

源電極(15)，所述源電極通過所述接觸孔與所述源區歐姆接觸；以及

漏電極(16)，所述漏電極形成于所述半導體襯底的背表面側上，

其中，

所述電流分散層的數值數量低于所述多個溝槽柵極結構的數值數量，并且

所述多個溝槽柵極結構的底部的至少一部分被所述深層覆蓋。

2.根據權利要求1所述的半導體器件，其中，

所述電流分散層的縱向方向和所述深層的縱向方向兩者都對應于類似于所述多個溝槽柵極結構的縱向方向的方向，

所述多個溝槽柵極結構的一部分與所述電流分散層連接，并且

所述多個溝槽柵極結構的剩余部分的底部的整個區域被所述深層覆蓋。

3.根據權利要求2所述的半導體器件，其中，

所述電流分散層的形成間距大于所述多個溝槽柵極結構中的每一個的形成間距，并且

所述電流分散層的數值數量與所述多個溝槽柵極結構的數值數量之比被設置為一比二或更大的比例。

4.根據權利要求2所述的半導體器件，其中，

所述多個溝槽柵極結構包括第一溝槽柵極結構和第二溝槽柵極結構，

所述源區形成于與所述電流分散層連接的所述第一溝槽柵極結構的側表面上，

所述源區未形成于所述第二溝槽柵極結構的側表面上，并且

所述第二溝槽柵極結構的底部的整個區域被所述深層覆蓋。

5.根據權利要求3所述的半導體器件，其中，

所述多個溝槽柵極結構包括第一溝槽柵極結構和第二溝槽柵極結構，

所述源區形成于與所述電流分散層連接的所述第一溝槽柵極結構的側表面上，

所述源區未形成于所述第二溝槽柵極結構的側表面上，并且

所述第二溝槽柵極結構的底部的整個區域被所述深層覆蓋。