[發(fā)明專利]半導體結(jié)構(gòu)的形成方法在審
| 申請?zhí)枺?/td> | 202010049531.5 | 申請日: | 2020-01-16 |
| 公開(公告)號: | CN113130393A | 公開(公告)日: | 2021-07-16 |
| 發(fā)明(設計)人: | 張海洋;陳建;涂武濤 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H01L21/8234 | 分類號: | H01L21/8234 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 吳敏 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導體 結(jié)構(gòu) 形成 方法 | ||
一種半導體結(jié)構(gòu)的形成方法,包括:提供襯底,所述襯底包括中間區(qū)域和邊緣區(qū)域,所述襯底上具有柵極結(jié)構(gòu),所述中間區(qū)域的所述柵極結(jié)構(gòu)的高度與所述邊緣區(qū)域的所述柵極結(jié)構(gòu)的高度具有差異;采用至少一次沉積工藝在所述襯底、所述柵極結(jié)構(gòu)表面形成覆蓋層,位于高度高的所述柵極結(jié)構(gòu)上的所述覆蓋層的厚度小于位于高度低的所述柵極結(jié)構(gòu)上的所述覆蓋層的厚度;在每次形成完所述覆蓋層后,均刻蝕所述覆蓋層及部分厚度的所述柵極結(jié)構(gòu)。本發(fā)明實施例提供的形成方法,可以提高襯底上不同區(qū)域的柵極結(jié)構(gòu)的高度均勻性,提高半導體生產(chǎn)的良率和可靠性。
技術(shù)領(lǐng)域
本發(fā)明涉及半導體制造技術(shù)領(lǐng)域,特別涉及一種半導體結(jié)構(gòu)的形成方法。
背景技術(shù)
在互補金屬氧化物半導體場效應管(CMOS)芯片制造中,柵極結(jié)構(gòu)的制程是一道非常重要的工序,柵極結(jié)構(gòu)的大小會直接影響器件的各種電性參數(shù)。因此,柵極結(jié)構(gòu)關(guān)鍵尺寸的均勻性的控制變得非常重要。
目前在晶圓上形成柵極結(jié)構(gòu)時,各區(qū)域晶圓上的柵極結(jié)構(gòu)的高度存在較大差異,例如中間區(qū)域的柵極結(jié)構(gòu)的高度與邊緣區(qū)域的柵極結(jié)構(gòu)的高度不同。并且,對晶圓上的柵極結(jié)構(gòu)進行刻蝕時,通常晶圓上刻蝕速率的分布是固定的,這可能會導致刻蝕結(jié)束后,各區(qū)域的柵極結(jié)構(gòu)的高度的差異進一步擴大,進而嚴重影響形成的半導體結(jié)構(gòu)的性能。
因此,需要提出一種半導體結(jié)構(gòu)的形成方法,以改善晶圓上的柵極結(jié)構(gòu)高度的均勻性。
發(fā)明內(nèi)容
本發(fā)明解決的技術(shù)問題是提供一種半導體結(jié)構(gòu)的形成方法,能改善晶圓上柵極結(jié)構(gòu)高度的均勻性,提高晶圓生產(chǎn)的可靠性和良率。
為解決上述技術(shù)問題,本發(fā)明實施例提供一種半導體結(jié)構(gòu)的形成方法,包括:提供襯底,所述襯底包括中間區(qū)域和邊緣區(qū)域,所述襯底上具有柵極結(jié)構(gòu),所述中間區(qū)域的所述柵極結(jié)構(gòu)的高度與所述邊緣區(qū)域的所述柵極結(jié)構(gòu)的高度具有差異;采用至少一次沉積工藝在所述襯底、所述柵極結(jié)構(gòu)表面形成覆蓋層,位于高度高的所述柵極結(jié)構(gòu)上的所述覆蓋層的厚度小于位于高度低的所述柵極結(jié)構(gòu)上的所述覆蓋層的厚度;在每次形成完所述覆蓋層后,均刻蝕所述覆蓋層及部分厚度的所述柵極結(jié)構(gòu)。
可選的,所述覆蓋層的材料為碳氫聚合物。
可選的,所述沉積工藝包括等離子體沉積工藝。
可選的,采用控溫方法形成所述覆蓋層。
可選的,所述控溫方法包括:提供控溫基板,將所述襯底放置在所述控溫基板上;通過所述控溫基板控制所述襯底的溫度,使高度高的所述柵極結(jié)構(gòu)的溫度高于高度低的所述柵極結(jié)構(gòu)的溫度。
可選的,所述柵極結(jié)構(gòu)包括:介電層;功函數(shù)層,位于所述介電層表面;以及柵極材料層,位于所述功函數(shù)層表面。
可選的,刻蝕所述柵極結(jié)構(gòu)的方法包括:先刻蝕所述柵極材料層;再刻蝕所述功函數(shù)層和所述介電層。
可選的,當所述沉積工藝為一次時,在所述襯底、所述柵極結(jié)構(gòu)表面形成覆蓋層,位于高度高的所述柵極結(jié)構(gòu)上的所述覆蓋層的厚度小于位于高度低的所述柵極結(jié)構(gòu)上的所述覆蓋層的厚度;刻蝕所述覆蓋層及部分厚度的所述柵極結(jié)構(gòu)。
可選的,當所述沉積工藝為多次時,在所述襯底、所述柵極結(jié)構(gòu)表面形成覆蓋層;刻蝕所述覆蓋層和部分厚度的所述柵極結(jié)構(gòu);循環(huán)進行形成所述覆蓋層以及刻蝕所述覆蓋層和所述柵極結(jié)構(gòu)的步驟。
可選的,所述沉積工藝的次數(shù)為5~10次。
與現(xiàn)有技術(shù)相比,本發(fā)明實施例的技術(shù)方案具有以下有益效果:
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202010049531.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)





