[發明專利]薄膜制備方法

在審

• 申請號: 202010047837.7
• 申請日: 2020-01-16
• 公開（公告）號: CN111235537A
• 公開（公告）日: 2020-06-05
• 發明（設計）人: 楊健;郭冰亮;董博宇;宋玲彥;孫魯陽;顏曉威;馬迎功;趙晨光;武學偉;武樹波;楊依龍;李新穎;張璐;劉玉杰
• 申請（專利權）人: 北京北方華創微電子裝備有限公司
• 主分類號: C23C14/35
• 分類號: C23C14/35;C23C14/54;C23C14/08;H01L33/42
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 彭瑞欣;王婷

本發明提供一種薄膜制備方法，其包括：第一沉積步，向工藝腔室中通入工藝氣體，并向靶材加載射頻功率，以在襯底上沉積薄膜阻擋層，其中，第一沉積步包括至少兩個阻擋層沉積時段，每一阻擋層沉積時段采用的射頻功率均大于上一阻擋層沉積時段采用的射頻功率；第二沉積步，繼續向工藝腔室中通入所述工藝氣體，并向靶材加載直流功率，以在薄膜阻擋層上沉積薄膜主體層，其中，第二沉積步包括至少兩個主體層沉積時段，每一主體層沉積時段采用的直流功率均大于上一主體層沉積時段采用的直流功率。本發明提供的薄膜制備方法，其可以在減少對底部襯底材料或者阻擋層造成的損傷的基礎上，提高產能。

技術領域

本發明涉及薄膜制備技術領域，具體地，涉及一種薄膜制備方法。

背景技術

LED(Light Emitting Diode，發光二極管)因其具有節能低耗、安全環保、亮度高、壽命長等的優點，被廣泛應用于各種照明、指示、裝飾、背光等領域。在LED芯片加工制程中，通常在發光介質(GaN)和金屬電極之間鍍一層透明導電薄膜——銦錫氧化物(簡稱ITO)，該ITO薄膜作為LED芯片結構中發光介質和金屬電極之間的連接層，其微觀組織結構和性能會直接影響整個芯片的出光效率，因此，制備具有高可見光透過性的ITO薄膜，是LED芯片制程中重要的一環任務。

目前，磁控濺射是LED芯片加工中制備ITO透明導電層的主流方法。相比于傳統的電子束蒸發技術(E-beam Evaporation)，磁控濺射方法制備的ITO薄膜具有更高的致密性，更高的折射率以及更高的出光效率。現有的磁控濺射方法分為兩步，第一步使用較低的濺射功率沉積一層較薄的ITO阻擋層，用以減小后續濺射過程中高能量粒子對底部發光材料的轟擊損傷；第二步使用較高的濺射功率沉積ITO主體層，起到電流擴展作用。

但是，傳統的磁控濺射方法中，上述第一步和第二步均采用一步濺射法，在這種情況下，上述第一步和第二步采用的濺射功率不能太高，否則仍然存在對底部發光材料或者阻擋層造成損傷的問題，但是，濺射功率低又會導致ITO薄膜的沉積速率較慢，從而造成機臺產能降低。

發明內容

本發明旨在至少解決現有技術中存在的技術問題之一，提出了一種薄膜制備方法，其可以在減少對底部襯底材料或者阻擋層造成的損傷的基礎上，提高產能。

為實現上述目的，本發明提供了一種薄膜制備方法，包括：

第一沉積步，向工藝腔室中通入工藝氣體，并向靶材加載射頻功率，以在襯底上沉積薄膜阻擋層，其中，所述第一沉積步包括至少兩個阻擋層沉積時段，每一所述阻擋層沉積時段采用的射頻功率均大于上一所述阻擋層沉積時段采用的射頻功率；

第二沉積步，繼續向所述工藝腔室中通入所述工藝氣體，并向所述靶材加載直流功率，以在所述薄膜阻擋層上沉積薄膜主體層，其中，所述第二沉積步包括至少兩個主體層沉積時段，每一所述主體層沉積時段采用的直流功率均大于上一所述主體層沉積時段采用的直流功率。

可選的，還包括：

調節所述第二沉積步采用的靶基間距和所述工藝氣體的流量，以增大薄膜的晶粒尺寸。

可選的，所述第二沉積步采用的靶基間距的取值范圍為80mm-110mm。

可選的，所述第二沉積步采用的所述工藝氣體的流量的取值范圍為20sccm-50sccm。

可選的，在所述第二沉積步中，在向所述靶材加載直流功率的同時，向所述靶材加載射頻功率。

可選的，所述第二沉積步采用的射頻功率為150W-300W。

可選的，所述第一沉積步包括三個所述阻擋層沉積時段，第一個所述阻擋層沉積時段采用的射頻功率為100W；第二個所述阻擋層沉積時段采用的射頻功率為200W；第三個所述阻擋層沉積時段采用的射頻功率為300W。