[發(fā)明專(zhuān)利]用于形成三維存儲(chǔ)器器件中的結(jié)構(gòu)增強(qiáng)型半導(dǎo)體插塞的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010046474.5
• 申請(qǐng)日: 2018-08-16
• 公開(kāi)（公告）號(hào): CN111244100B
• 公開(kāi)（公告）日: 2022-06-14
• 發(fā)明（設(shè)計(jì)）人: 蔣陽(yáng)波;吳良輝;汪亞軍;張靜平
• 申請(qǐng)（專(zhuān)利權(quán)）人: 長(zhǎng)江存儲(chǔ)科技有限責(zé)任公司
• 主分類(lèi)號(hào): H01L27/1157
• 分類(lèi)號(hào): H01L27/1157;H01L27/11573;H01L27/11575;H01L27/11582;H01L21/768
• 代理公司: 北京永新同創(chuàng)知識(shí)產(chǎn)權(quán)代理有限公司 11376
• 代理人: 劉健;張殿慧

公開(kāi)了具有結(jié)構(gòu)增強(qiáng)型半導(dǎo)體插塞的3D存儲(chǔ)器器件及其形成方法的實(shí)施例。在示例中，公開(kāi)了用于形成3D存儲(chǔ)器器件的方法。在襯底上形成電介質(zhì)疊層。電介質(zhì)疊層包括多個(gè)交錯(cuò)的電介質(zhì)層和犧牲層。形成豎直地延伸穿過(guò)電介質(zhì)疊層的開(kāi)口。通過(guò)去除犧牲層的與開(kāi)口的側(cè)壁鄰接的一部分來(lái)形成淺凹槽。犧牲層位于電介質(zhì)疊層的下部。在該開(kāi)口的下部形成半導(dǎo)體插塞。半導(dǎo)體插塞的一部分突出到淺凹槽中。溝道結(jié)構(gòu)形成于開(kāi)口中的半導(dǎo)體插塞上方并與開(kāi)口中的半導(dǎo)體插塞接觸。包括多個(gè)導(dǎo)體/電介質(zhì)層對(duì)的存儲(chǔ)器疊層是通過(guò)用多個(gè)導(dǎo)體層替換電介質(zhì)疊層中的犧牲層而形成的。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例涉及三維(3D)存儲(chǔ)器器件及其制造方法。

背景技術(shù)

通過(guò)改進(jìn)工藝技術(shù)、電路設(shè)計(jì)、編程算法和制造工藝，將平面存儲(chǔ)器單元縮小到更小的尺寸。然而，隨著存儲(chǔ)器單元的特征尺寸接近下限，平面工藝和制造技術(shù)變得具有挑戰(zhàn)性和昂貴。結(jié)果，平面存儲(chǔ)器單元的存儲(chǔ)器密度接近上限。

3D存儲(chǔ)器架構(gòu)可以解決平面存儲(chǔ)器單元的密度限制。3D存儲(chǔ)器架構(gòu)包括存儲(chǔ)器陣列和用于控制往返于存儲(chǔ)器陣列的信號(hào)的外圍器件。

發(fā)明內(nèi)容

本文公開(kāi)了具有結(jié)構(gòu)增強(qiáng)型半導(dǎo)體插塞的3D存儲(chǔ)器器件的實(shí)施例及其形成方法。

在一個(gè)示例中，公開(kāi)了一種用于形成3D存儲(chǔ)器器件的方法。在襯底上形成電介質(zhì)疊層。電介質(zhì)疊層包括多個(gè)交錯(cuò)的電介質(zhì)層和犧牲層。形成了豎直地延伸穿過(guò)電介質(zhì)疊層的開(kāi)口。通過(guò)去除犧牲層的鄰接開(kāi)口的側(cè)壁的一部分，來(lái)形成淺凹槽。犧牲層位于電介質(zhì)疊層的下部。在開(kāi)口的下部形成半導(dǎo)體插塞。半導(dǎo)體插塞的一部分突出到淺凹槽中。溝道結(jié)構(gòu)形成在開(kāi)口中的半導(dǎo)體插塞上方，并與開(kāi)口中的半導(dǎo)體插塞接觸。包括多個(gè)導(dǎo)體/電介質(zhì)層對(duì)的存儲(chǔ)器疊層是通過(guò)用多個(gè)導(dǎo)體層替換電介質(zhì)疊層中的犧牲層而形成的。

在另一個(gè)示例中，公開(kāi)了用于形成半導(dǎo)體結(jié)構(gòu)的方法。在襯底上形成多個(gè)交錯(cuò)的電介質(zhì)層和犧牲層。形成豎直地延伸穿過(guò)交錯(cuò)的電介質(zhì)層和犧牲層的開(kāi)口。通過(guò)去除犧牲層中的一個(gè)犧牲層的鄰接開(kāi)口的側(cè)壁的一部分，來(lái)形成淺凹槽。在開(kāi)口的下部形成半導(dǎo)體插塞。半導(dǎo)體插塞的一部分突出到淺凹槽中。對(duì)半導(dǎo)體插塞的突出部分進(jìn)行修整，使得半導(dǎo)體插塞的橫向尺寸變成沿豎直方向大體上相同。

在不同的示例中，3D存儲(chǔ)器器件包括襯底、設(shè)置在襯底上并包括多個(gè)導(dǎo)體/電介質(zhì)層對(duì)的存儲(chǔ)器疊層、以及多個(gè)存儲(chǔ)器串，每個(gè)存儲(chǔ)器串豎直地延伸穿過(guò)存儲(chǔ)器疊層并且在存儲(chǔ)器串的底部包括半導(dǎo)體插塞。半導(dǎo)體插塞的橫向尺寸沿豎直方向是大體上相同的。

附圖說(shuō)明

并入本文并構(gòu)成說(shuō)明書(shū)的一部分的附圖示出了本公開(kāi)的實(shí)施例，并且連同說(shuō)明書(shū)一起進(jìn)一步用于解釋本公開(kāi)的原則并使得本領(lǐng)域技術(shù)人員能夠制作和使用本公開(kāi)。

圖1示出了示例性3D存儲(chǔ)器器件的截面圖。

圖2示出了根據(jù)本公開(kāi)的一些實(shí)施例的具有結(jié)構(gòu)增強(qiáng)型半導(dǎo)體插塞的示例性3D存儲(chǔ)器器件的截面圖。

圖3A-3G示出了根據(jù)本公開(kāi)的一些實(shí)施例的用于形成具有結(jié)構(gòu)增強(qiáng)型半導(dǎo)體插塞的3D存儲(chǔ)器器件的示例性制造過(guò)程。

圖4是根據(jù)本公開(kāi)的一些實(shí)施例的用于形成具有結(jié)構(gòu)增強(qiáng)型半導(dǎo)體插塞的3D存儲(chǔ)器器件的示例性方法的流程圖。

圖5是根據(jù)本公開(kāi)的一些實(shí)施例的用于在3D存儲(chǔ)器器件中形成結(jié)構(gòu)增強(qiáng)型半導(dǎo)體插塞的示例性方法的流程圖。

圖6描繪了根據(jù)本公開(kāi)的一些實(shí)施例的在形成淺凹槽之前和之后的溝道孔的下部的示例性側(cè)壁輪廓。

將參考附圖描述本公開(kāi)的實(shí)施例。

具體實(shí)施方式

盡管討論了具體的配置和布置，但是應(yīng)該理解，這樣做只是為了說(shuō)明性目的。相關(guān)領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，在不脫離本公開(kāi)的精神和范圍的情況下，可以使用其它配置和布置。對(duì)于相關(guān)領(lǐng)域的技術(shù)人員顯而易見(jiàn)的是，本公開(kāi)也可以用于各種其它應(yīng)用。