[發明專利]用于形成三維存儲器器件中的結構增強型半導體插塞的方法

有效

• 申請號: 202010046474.5
• 申請日: 2018-08-16
• 公開（公告）號: CN111244100B
• 公開（公告）日: 2022-06-14
• 發明（設計）人: 蔣陽波;吳良輝;汪亞軍;張靜平
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11573;H01L27/11575;H01L27/11582;H01L21/768
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 劉健;張殿慧

1.一種用于形成三維(3D)存儲器器件的方法，包括：

在襯底上形成電介質疊層，所述電介質疊層包括多個交錯的電介質層和犧牲層；

形成豎直地延伸穿過所述電介質疊層的開口；

通過去除犧牲層的與所述開口的側壁鄰接的一部分來形成淺凹槽；

在所述開口的下部形成半導體插塞，其中，所述半導體插塞的一部分突出到所述淺凹槽中；

在所述開口中的所述半導體插塞上方形成溝道結構，并且使所述溝道結構與所述開口中的所述半導體插塞接觸；以及

通過用多個導體層替換所述電介質疊層中的所述犧牲層來形成包括多個導體/電介質層對的存儲器疊層，還包括在形成所述存儲器疊層期間對所述半導體插塞的突出部分進行修整，使得所述半導體插塞的橫向尺寸變成沿豎直方向相同。

2.根據權利要求1所述的方法，其中，所述半導體插塞的所述橫向尺寸沿所述豎直方向的變化在修整之后小于25％。

3.根據權利要求1所述的方法，其中，所述襯底包括硅，并且所述犧牲層中的每個犧牲層包括氮化硅。

4.根據權利要求1所述的方法，其中，形成所述半導體插塞包括從所述開口中的所述襯底外延生長半導體層。

5.根據權利要求1所述的方法，其中，形成所述溝道結構包括：

沿著所述開口的在所述半導體插塞上方的側壁形成存儲器膜；以及

形成在所述存儲器膜之上豎直地延伸的半導體溝道。

6.根據權利要求1所述的方法，其中，形成所述存儲器疊層包括：

形成穿過所述電介質疊層的狹縫；

通過所述狹縫蝕刻所述電介質疊層中的所述犧牲層以形成多個橫向凹槽；

沿所述橫向凹槽和所述狹縫的側壁沉積柵極電介質層；以及在所述柵極電介質層之上沉積所述導體層。