[發明專利]半導體封裝結構及其制造方法

有效

• 申請號: 202010046269.9
• 申請日: 2020-01-16
• 公開（公告）號: CN112466834B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 林南君;徐宏欣;張簡上煜
• 申請（專利權）人: 力成科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H10B80/00;H01L21/48
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 羅英;劉芳

本發明提供一種半導體封裝結構，其包括線路基板、至少一芯片、密封體、多個導電連接件、重布線路層以及多個導電端子。線路基板具有第一表面以及相對于第一表面的第二表面。至少一芯片具有主動面以及相對于主動面的背面。至少一芯片以背面配置于線路基板。密封體包封至少一芯片。多個導電連接件圍繞至少一芯片。重布線路層位于密封體上。多個導電端子位于第二表面上。至少一芯片經由重布線路層、多個導電連接件以及線路基板電性連接至多個導電端子。另提供一種半導體封裝結構的制造方法。

技術領域

本發明涉及一種封裝結構及其制造方法，尤其涉及一種半導體封裝結構及其制造方法。

背景技術

為了使電子產品設計實現輕、薄、短且小，半導體封裝技術正持續進步，以嘗試開發出體積較小、重量較輕、整合度較高且更具市場競爭力的產品。因此，對于本領域技術人員來說，如何在使半導體封裝結構具有高輸入/輸出(Input/output，I/O)連接的數目的同時降低制造成本已成為挑戰。

發明內容

本發明提供一種半導體封裝結構及其制造方法，其可以在使半導體封裝結構具有高輸入/輸出連接的數目且提升電性能力和/或效能的同時降低制造成本。

本發明的提供一種半導體封裝結構，其包括線路基板、至少一芯片、密封體、多個導電連接件、重布線路層以及多個導電端子。線路基板具有第一表面以及相對于第一表面的第二表面。至少一芯片具有主動面以及相對于主動面的背面。至少一芯片以背面配置于線路基板。密封體包封至少一芯片。多個導電連接件圍繞至少一芯片。重布線路層位于密封體上。多個導電端子位于第二表面上。至少一芯片經由重布線路層、多個導電連接件以及線路基板電性連接至多個導電端子。

本發明提供一種半導體封裝結構的制造方法，其至少包括以下步驟。提供線路基板。線路基板具有第一表面以及相對于第一表面的第二表面。配置至少一芯片于第一表面上。至少一芯片具有主動面以及相對于主動面的背面，且至少一芯片以背面配置于線路基板。形成密封體包封至少一芯片。形成多個導電連接件圍繞至少一芯片。形成重布線路層于密封體上。形成多個導電端子于第二表面上。至少一芯片經由重布線路層、多個導電連接件以及線路基板電性連接至多個導電端子。

基于上述，在半導體封裝結構中，由于線路基板不為暫時載板，因此，于半導體封裝結構的制造過程中可以省去使用暫時載板的成本且不用額外進行移除暫時載板的制程，進而可以降低半導體封裝結構的制造成本。此外，由于至少一芯片經由重布線路層、多個導電連接件以及線路基板電性連接至多個導電端子，因此可以通過重布線路層、多個導電連接件以及線路基板使半導體封裝結構具有高輸入/輸出連接的數目，且將至少一芯片信號進行重新配置擴展出去，進而可以提升半導體封裝結構的電性能力和/或效能。

附圖說明

圖1A至圖1D是依據本發明一實施例的半導體封裝結構的部分制造方法的部分剖面示意圖；

圖2A至圖2E是依據本發明另一實施例的半導體封裝結構的部分制造方法的部分剖面示意圖；

圖3A至圖3D是依據本發明又一實施例的半導體封裝結構的部分制造方法的部分剖面示意圖。

附圖標號說明：

100、200、300：半導體封裝結構

110、210：線路基板

110a、210a：第一表面

110b、210b：第二表面

112：導電線路

120：第一芯片

120a、130a：主動面

120b、130b：背面

122、1221、1222、132、1321、1322：導電凸塊