[發明專利]半導體封裝結構及其制造方法

有效

• 申請號: 202010046269.9
• 申請日: 2020-01-16
• 公開（公告）號: CN112466834B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 林南君;徐宏欣;張簡上煜
• 申請（專利權）人: 力成科技股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H10B80/00;H01L21/48
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 羅英;劉芳

1.一種半導體封裝結構，其特征在于，包括：

線路基板，具有第一表面以及相對于所述第一表面的第二表面；

至少一芯片，具有主動面以及相對于所述主動面的背面，其中所述至少一芯片以所述背面配置于所述線路基板，所述至少一芯片中的每一者的所述主動面上具有多個導電凸塊，所述多個導電凸塊包括多個第一導電凸塊與多個第二導電凸塊，所述多個第一導電凸塊的間距小于所述多個第二導電凸塊的間距，所述多個第一導電凸塊作為信號輸入/輸出接點，而所述多個第二導電凸塊作為電源/接地接點；

密封體，包封所述至少一芯片；

多個導電連接件，圍繞所述至少一芯片；

重布線路層，位于所述密封體上，所述至少一芯片通過所述多個導電凸塊與所述重布線路層電性連接；以及

多個導電端子，位于所述第二表面上，其中所述至少一芯片經由所述重布線路層、所述多個導電連接件以及所述線路基板電性連接至所述多個導電端子。

2.根據權利要求1所述的半導體封裝結構，其特征在于：

所述至少一芯片包括第一芯片與第二芯片；

所述第一芯片與所述第二芯片的所述多個第一導電凸塊通過所述重布線路層電性連接；以及

所述第一芯片與所述第二芯片上的所述多個第二導電凸塊通過所述重布線路層以及所述多個導電連接件與所述線路基板電性連接。

3.根據權利要求1所述的半導體封裝結構，其特征在于，所述多個導電連接件的頂面與所述密封體的頂面實質上共面。

4.根據權利要求1所述的半導體封裝結構，其特征在于，所述多個導電連接件由所述重布線路層延伸至所述線路基板。

5.一種半導體封裝結構的制造方法，其特征在于，包括：

提供線路基板，具有第一表面以及相對于所述第一表面的第二表面；

配置至少一芯片于所述第一表面上，其中所述至少一芯片具有主動面以及相對于所述主動面的背面，且所述至少一芯片以所述背面配置于所述線路基板，所述至少一芯片中的每一者的所述主動面上具有多個導電凸塊，所述多個導電凸塊包括多個第一導電凸塊與多個第二導電凸塊，所述多個第一導電凸塊的間距小于所述多個第二導電凸塊的間距，所述多個第一導電凸塊作為信號輸入/輸出接點，而所述多個第二導電凸塊作為電源/接地接點；

形成密封體包封所述至少一芯片；

形成多個導電連接件圍繞所述至少一芯片；

形成重布線路層于所述密封體上，所述至少一芯片通過所述多個導電凸塊與所述重布線路層電性連接；以及

形成多個導電端子于所述第二表面上，其中所述至少一芯片通過所述重布線路層、所述多個導電連接件以及所述線路基板電性連接至所述多個導電端子。

6.根據權利要求5所述的半導體封裝結構的制造方法，其特征在于，在形成所述密封體后形成所述多個導電連接件。

7.根據權利要求5所述的半導體封裝結構的制造方法，其特征在于，所述多個導電連接件為預先形成的導電柱。

8.根據權利要求7所述的半導體封裝結構的制造方法，其特征在于，所述預先形成的導電柱埋設于所述線路基板中。

9.根據權利要求8所述的半導體封裝結構的制造方法，其特征在于，所述線路基板具有凹穴，且所述至少一芯片配置于所述凹穴中。