[發明專利]集成電路結構及其制造方法

有效

• 申請號: 202010044975.X
• 申請日: 2020-01-16
• 公開（公告）號: CN111599803B
• 公開（公告）日: 2023-08-29
• 發明（設計）人: 張峰銘;張瑞文;王屏薇;王勝雄;盧麒友
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H10B10/00
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

一種方法包括布局標準單元區域，在標準單元區域內具有矩形空間。標準單元區域包括具有面向矩形空間的第一底部邊界的第一行標準單元；以及多個標準單元，具有面向矩形空間的側邊界。多個標準單元包括底行的標準單元。在矩形空間中布局存儲器陣列，并且底行的第二底部邊界和存儲器陣列的第三底部邊界與同一直線對準。在矩形空間中布局填充單元區域。填充單元區域包括與第一行標準單元的第一底部邊界接觸的第一頂部邊界；以及與存儲器陣列的第二頂部邊界接觸的第四底部邊界。本發明的實施例還涉及集成電路結構及其制造方法。

技術領域

本發明的實施例涉及集成電路結構及其制造方法。

背景技術

通常為存儲器陣列形式的存儲器單元通常與標準單元形成在同一芯片上。標準單元可以包括使用存儲器單元的邏輯電路的單元。常用的存儲器單元是靜態隨機存取存儲器(SRAM)單元。傳統上，由于設計規則和工藝原因，SRAM單元不能直接鄰接標準單元，并且需要在SRAM單元和最近的標準單元之間保留空白空間。空白空間大于多個標準單元的總單元高度。因此，常規電路在芯片面積使用方面沒有成本效益。

發明內容

本發明的實施例提供了一種制造集成電路結構的方法，包括：布局標準單元區域，在所述標準單元區域內具有矩形空間，其中，所述標準單元區域包括：第一行標準單元，具有面向所述矩形空間的第一底部邊界；和多個標準單元，具有面向所述矩形空間的側邊界，其中，所述多個標準單元包括底行的標準單元；在所述矩形空間中布局存儲器陣列，其中，所述底行的第二底部邊界和所述存儲器陣列的第三底部邊界與同一直線對準；以及在所述矩形空間中布局填充單元區域，其中，所述填充單元區域包括：第一頂部邊界，與所述第一行標準單元的所述第一底部邊界接觸；和第四底部邊界，與所述存儲器陣列的第二頂部邊界接觸。

本發明的另一實施例提供了一種集成電路結構，包括：多個標準單元，形成標準單元行；靜態隨機存取存儲器(SRAM)陣列；以及多個填充單元，在所述標準單元行和所述靜態隨機存取存儲器陣列之間形成填充單元行，其中，所述多個填充單元的第一高度等于所述靜態隨機存取存儲器陣列中的靜態隨機存取存儲器單元的第二高度，并且其中，所述多個填充單元的頂部邊界與所述多個標準單元的底部邊界接觸，并且所述多個填充單元的底部邊界與所述靜態隨機存取存儲器陣列的頂部邊界接觸。

本發明的又一實施例提供了一種集成電路結構，包括：靜態隨機存取存儲器(SRAM)單元，具有第一長度和第一高度；第一填充單元，具有等于所述第一長度的第二長度和等于所述第一高度的第二高度，其中，所述第一填充單元包括多個第一半導體鰭，每個所述第一半導體鰭從所述第一填充單元的第一邊界延伸到第二邊界；以及標準單元，其中，所述第一填充單元位于所述靜態隨機存取存儲器單元和所述標準單元之間。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1示出了根據一些實施例的電路中的器件區域的示意圖。

圖2示出了根據一些實施例的與設計網格相應的標準單元的邊界。

圖3示出了根據一些實施例的與設計網格相應的存儲器單元的邊界。

圖4至圖7示出了根據一些實施例的與設計網格相應的填充單元的邊界。

圖8示出了根據一些實施例的與設計網格相應的標準單元、填充單元set0和存儲器單元的鄰接方案。

圖9示出了根據一些實施例的與設計網格相應的標準單元、填充單元set3、填充單元set0和存儲器單元的鄰接方案。

圖10示出了根據一些實施例的與設計網格相應的標準單元、填充單元set6、填充單元set0和存儲器單元的鄰接方案。