[發(fā)明專利]半導(dǎo)體影像感測(cè)元件及其制作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010040976.7
• 申請(qǐng)日: 2020-01-15
• 公開（公告）號(hào): CN113130516A
• 公開（公告）日: 2021-07-16
• 發(fā)明（設(shè)計(jì)）人: 陳明新
• 申請(qǐng)（專利權(quán)）人: 聯(lián)華電子股份有限公司
• 主分類號(hào): H01L27/146
• 分類號(hào): H01L27/146
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 陳小雯

1.一種半導(dǎo)體影像感測(cè)元件，其特征在于，包含：

半導(dǎo)體基底，包含影像感測(cè)像素區(qū)；

MOS晶體管，設(shè)置于所述半導(dǎo)體基底上的所述影像感測(cè)像素區(qū)內(nèi)，其中所述MOS晶體管包含源極區(qū)、與所述源極區(qū)區(qū)隔開的漏極區(qū)、介于所述源極區(qū)和所述漏極區(qū)的通道區(qū)，以及位于所述通道區(qū)上的柵極；

硅化物擋層，覆蓋所述MOS晶體管和所述影像感測(cè)像素區(qū)；

第一層間介電層，覆蓋所述硅化物擋層；

第二層間介電層，直接位于所述第一層間介電層上；

源極接觸，在所述源極區(qū)上，所述源極接觸延伸穿過所述第二層間介電層、所述第一層間介電層和所述硅化物擋層，且所述源極接觸包括在所述第一層間介電層中的第一摻雜多晶硅插塞、設(shè)置在所述第一摻雜多晶硅插塞上的第一自對(duì)準(zhǔn)硅化物層，以及在所述第二層間介電層中和在所述第一自對(duì)準(zhǔn)硅化物層上的第一導(dǎo)電金屬層；以及

漏極接觸，在所述漏極區(qū)上，所述漏極接觸延伸穿過所述第二層間介電層、所述第一層間介電層和所述硅化物擋層，且所述漏極接觸包括在所述第一層間介電層中的第二摻雜多晶硅插塞、設(shè)置在所述第二摻雜多晶硅插塞上的第二自對(duì)準(zhǔn)硅化物層，以及在所述第二層間介電層中和在所述第二自對(duì)準(zhǔn)硅化物層上的第二導(dǎo)電金屬層。

2.如權(quán)利要求1所述的半導(dǎo)體影像感測(cè)元件，其中，所述第一摻雜多晶硅插塞與所述源極區(qū)直接接觸，所述第二摻雜多晶硅插塞與所述漏極區(qū)直接接觸。

3.如權(quán)利要求1所述的半導(dǎo)體影像感測(cè)元件，其中，所述第一摻雜多晶硅插塞和所述第二摻雜多晶硅插塞包含N⁺摻雜多晶硅。

4.如權(quán)利要求1所述的半導(dǎo)體影像感測(cè)元件，其中，所述第一自對(duì)準(zhǔn)硅化物層與所述第二自對(duì)準(zhǔn)硅化物層位于同一平面上。

5.如權(quán)利要求4所述的半導(dǎo)體影像感測(cè)元件，其中另包含：

柵極接觸，位于所述柵極上，所述柵極接觸延伸穿過所述第二層間介電層、所述第一層間介電層和所述硅化物擋層，且所述柵極接觸包括在所述第一層間介電層中的第三摻雜多晶硅插塞、設(shè)置在所述第三摻雜多晶硅插塞上的第三自對(duì)準(zhǔn)硅化物層，以及在所述第二層間介電層中和在所述第三自對(duì)準(zhǔn)硅化物層上的第三導(dǎo)電金屬層。

6.如權(quán)利要求5所述的半導(dǎo)體影像感測(cè)元件，其中，所述第一自對(duì)準(zhǔn)硅化物層、所述第二自對(duì)準(zhǔn)硅化物層和所述第三自對(duì)準(zhǔn)硅化物層在同一平面上。

7.如權(quán)利要求5所述的半導(dǎo)體影像感測(cè)元件，其中，所述第一自對(duì)準(zhǔn)硅化物層、所述第二自對(duì)準(zhǔn)硅化物層和所述第三自對(duì)準(zhǔn)硅化物層包含硅化鈦、硅化鈷、硅化鎳或硅化鎢。

8.如權(quán)利要求5所述的半導(dǎo)體影像感測(cè)元件，其中，所述第一導(dǎo)電金屬層、所述第二導(dǎo)電金屬層和所述第三導(dǎo)電金屬層包含鎢、鋁、鈦、氮化鈦、鉭或氮化鉭。

9.如權(quán)利要求1所述的半導(dǎo)體影像感測(cè)元件，其中，在所述柵極正上方的所述第一層間介電層的厚度小于300埃。

10.如權(quán)利要求1所述的半導(dǎo)體影像感測(cè)元件，其中，所述硅化物擋層包含氧化硅層。