[發明專利]半導體影像感測元件及其制作方法

在審

• 申請號: 202010040976.7
• 申請日: 2020-01-15
• 公開（公告）號: CN113130516A
• 公開（公告）日: 2021-07-16
• 發明（設計）人: 陳明新
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種半導體影像感測元件及其制作方法，該影像感測元件包含晶體管，設置于像素區內；硅化物擋層，覆蓋像素區；第一層間介電層，覆蓋硅化物擋層；第二層間介電層，位于第一層間介電層上；源極接觸穿過第二、第一層間介電層和硅化物擋層，且包括在第一層間介電層中的第一多晶硅插塞，在第一多晶硅插塞上的第一自對準硅化物層，及在第一自對準硅化物層上的第一導電金屬層；以及漏極接觸，穿過第二、第一層間介電層和硅化物擋層，且包括在第一層間介電層中的第二多晶硅插塞，在第二多晶硅插塞上的第二自對準硅化物層，以及在第二自對準硅化物層上的第二導電金屬層。

技術領域

本發明涉及半導體技術領域，特別是涉及一種半導體影像感測元件(semiconductor image sensor device)及其制作方法。

背景技術

CMOS影像傳感器的單位像素通常是由埋入光電二極管(buried photodiode)和四個NMOS晶體管組成。這四個NMOS晶體管包括：傳輸晶體管(transfer transistor)，用于將在埋入光電二極管中產生的光電電荷傳輸到感測節點；重置晶體管(reset transistor)，用于將感測節點重置以感測下一信號；驅動晶體管(drive transistor)，其用作源極跟隨器；以及選擇晶體管(select transistor)，用于響應地址訊號將數據輸出到輸出端子。

在CMOS影像傳感器中，自對準硅化物(self-aligned silicide)可用于改善RC延遲。然而，常規的自對準硅化物制作工藝在應用于CMOS影像傳感器具有一定的局限性。在CMOS影像傳感器的光敏區域的大部分區域(例如光敏二極管區域和光敏區域中的源極/漏極區域)中形成硅化物通常會導致漏電流增加，從而降低傳感器的圖像品質。

暗電流(dark current)是目前的CMOS影像傳感器技術中的最需要克服的問題。已知，暗電流可能來自硅損傷和金屬污染。其中，金屬污染源之一是接觸洞中的鎢和金屬硅化物。為了降低暗電流，CMOS影像傳感器通常采用非硅化金屬工藝，但缺點是像素接觸電阻較高，導致元件的性能較差。

發明內容

本發明的主要目的在于提供改良的半導體影像感測元件及其制作方法，以克服現有技術中的不足和缺點。

本發明一方面提供一種半導體影像感測元件，包含：一半導體基底，包含一影像感測像素區；一MOS晶體管，設置于所述半導體基底上的所述影像感測像素區內，其中所述MOS晶體管包含一源極區、一與所述源極區區隔開的漏極區、一介于所述源極區和所述漏極區的通道區，以及一位于所述通道區上的柵極；一硅化物擋層，覆蓋所述MOS晶體管和所述影像感測像素區；一第一層間介電層，覆蓋所述硅化物擋層；一第二層間介電層，直接位于所述第一層間介電層上；一源極接觸，在所述源極區上，所述源極接觸延伸穿過所述第二層間介電層、所述第一層間介電層和所述硅化物擋層，且所述源極接觸包括在所述第一層間介電層中的第一摻雜多晶硅插塞，設置在所述第一摻雜多晶硅插塞上的第一自對準硅化物層，以及在所述第二層間介電層中和在所述第一自對準硅化物層上的第一導電金屬層；以及一漏極接觸，在所述漏極區上，所述漏極接觸延伸穿過所述第二層間介電層、所述第一層間介電層和所述硅化物擋層，且所述漏極接觸包括在所述第一層間介電層中的第二摻雜多晶硅插塞，設置在所述第二摻雜多晶硅插塞上的第二自對準硅化物層，以及在所述第二層間介電層中和在所述第二自對準硅化物層上的第二導電金屬層。

依據本發明實施例，其中，所述第一摻雜多晶硅插塞與所述源極區直接接觸，所述第二摻雜多晶硅插塞與所述漏極區直接接觸。

依據本發明實施例，其中，所述第一摻雜多晶硅插塞和所述第二摻雜多晶硅插塞包含N⁺摻雜多晶硅。

依據本發明實施例，其中，所述第一自對準硅化物層與所述第二自對準硅化物層位于同一平面上。