[發明專利]一種基于有源電感負載的環形振蕩器延遲單元

在審

• 申請號: 202010036818.4
• 申請日: 2020-01-14
• 公開（公告）號: CN111181553A
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 來新泉;張赟;鐘龍杰;孫斌;劉晨
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 侯瓊

1.一種基于有源電感負載的環形振蕩器延遲單元，包括差分輸入級，鎖存電路，其特征在于還包括第一有源電感負載與第二有源電感負載；

所述差分輸入級用于抑制振蕩器內部產生或外部耦合到振蕩器的共模噪聲，其設有兩個輸入端Vin+和Vin-，且這兩個輸入端作為整個延遲單元的輸入端；其設有兩個輸出端Vo-和Vo+，且這兩個輸出端作為整個延遲單元的輸出端；

所述鎖存電路內部采用交叉耦合連接而成，用于加快輸出電壓的躍遷，減少器件和電源噪聲對振蕩器時序抖動的瞬態持續時間，同時確保輸出電壓不隨電源電壓的變化與地彈而產生劇烈波動；其設有兩個輸出端，其中第一輸出端連接至整個延遲單元的第一輸出端Vo-，第二輸出端連接至整個延遲單元的第二輸出端Vo+；

所述第一有源電感負載與第二有源電感負載其作為振蕩器負載，等效為輸出節點處的RLC網絡，并聯電感處于峰值時有效縮短對輸出節點進行充電和放電的時間，LC諧振時有效減少電感峰值處的時間常數，有效改善閾值交叉點處輸出電壓的斜率；其中第一有源電感負載的第一輸入端Vbias1連接偏置電壓Vc1，其第二輸入端Vbias2連接偏置電壓Vc2，其輸入輸出端Vinout連接至整個延遲單元的第一輸出端Vo-；第二有源電感負載的第一輸入端Vbias1連接偏置電壓Vc1，其第二輸入端Vbias2連接偏置電壓Vc2，其輸入輸出端Vinout連接至整個延遲單元的第二輸出端Vo+。

2.根據權利要求1所述的一種基于有源電感負載的環形振蕩器延遲單元，其特征在于，所述差分輸入級是對稱差分結構，其包括第一晶體管M1與第四晶體管M4；所述第一晶體管M1和第四晶體管M4，其源極相連并接地，構成差分輸入級；該第一晶體管M1柵極作為第一輸入端口Vin+，漏極作為第一輸出端口Vo-；該第四晶體管M4柵極作為第二輸入端口Vin-，漏極作為第二輸出端口Vo+。

3.根據權利要求1所述的一種基于有源電感負載的環形振蕩器延遲單元，其特征在于，所述鎖存電路由第二晶體管M2與第三晶體管M3交叉耦合連接而成；所述第二晶體管M2的漏極與第三晶體管M3的柵極相連并接至整個延遲單元的第一輸出端Vo-，第三晶體管M3的漏極與第二晶體管M2的柵極相連并連接至整個延遲單元的第二輸出端Vo+，第二晶體管M2與第三晶體管M3的源極相連并接地。

4.根據權利要求1所述的一種基于有源電感負載的環形振蕩器延遲單元，其特征在于，所述第一有源電感負載和第二有源電感負載具有完全相同的結構。

5.根據權利要求4所述的一種基于有源電感負載的環形振蕩器延遲單元，其特征在于，所述第一有源電感負載或第二有源電感負載包括兩個PMOS管M5、M6和一個NMOS管M7，以及一個補償電容Cc1；

所述第五晶體管M5的源極接電源VDD，其漏極與第六晶體管M6的源極相連并作為輸入輸出端Vinout，其柵極通過第一補償電容Cc1連接至地；

所述第六晶體管M6的柵極作為有源電感負載的第一輸入端Vbias1，并連接偏置電壓Vc1，其漏極連接第五晶體管M5的柵極；

所述第七晶體管M7的柵極作為有源電感負載的第二輸入端Vbias2，并連接偏置電壓Vc2，其漏極連接第五晶體管M5的柵極，其源極連接至地。

6.根據權利要求4所述的一種基于有源電感負載的環形振蕩器延遲單元，其特征在于，所述第一有源電感負載或第二有源電感負載包括一個PMOS管M8和兩個NMOS管M9、M10，以及一個補償電容Cc2；

所述第八晶體管M8的源極接電源VDD，其漏極通過補償電容Cc2連接至地，其柵極連接第九晶體管M9的漏極；

所述第九晶體管M9的柵極作為有源電感負載的輸入端Vbias1，并連接偏置電壓Vc1，其源極與第八晶體管M8的漏極相連，并作為輸入輸出端Vinout；

所述第十晶體管M10的源極接地，其柵極作為有源電感負載的輸入端Vbias2，并連接偏置電壓Vc2，其漏極連接第八晶體管M8的漏極。

7.根據權利要求4所述的一種基于有源電感負載的環形振蕩器延遲單元，其特征在于，所述第一有源電感負載或第二有源電感負載包括一個PMOS管M11和三個NMOS管M12、M13、M14，以及一個補償電容Cc3；

所述第十一晶體管M11的源極接電源VDD，其漏極接第十二晶體管M12的柵極，其柵極作為有源電感負載的輸入端Vbias1，并連接偏置電壓Vc1；

所述第十二晶體管M12的源極通過第三補償電容Cc3連接至地，其漏極接電源VDD；

所述第十三晶體管M13的源極接地，其漏極連接第十二晶體管M12的柵極，其柵極與第十二晶體管M12的源極相連，并作為輸入輸出端Vinout；

所述第十四晶體管M14的源極接地，其漏極連接第十二晶體管M12的柵極，其柵極作為有源電感負載的輸入端Vbias2，并連接偏置電壓Vc2。