[發明專利]一種基于有源電感負載的環形振蕩器延遲單元

在審

• 申請號: 202010036818.4
• 申請日: 2020-01-14
• 公開（公告）號: CN111181553A
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 來新泉;張赟;鐘龍杰;孫斌;劉晨
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H03L7/099
• 分類號: H03L7/099
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 侯瓊

本發明公開了一種基于有源電感負載的環形振蕩器延遲單元，用于解決現有有源負載環形壓控振蕩器輸出電壓響應速度慢的問題。它包括第一有源電感負載、第二有源電感負載、差分輸入級和鎖存電路。其中第一、第二有源電感負載基于回轉器原理。差分輸入級采用NMOS管構成的差分對實現。鎖存電路由兩個NMOS管交叉耦合連接，用作下拉鎖存，用于加快輸出電壓的躍遷，并確保輸出電壓不隨電源電壓與地彈的變化而產生劇烈波動。本發明提出的環形振蕩器延遲單元由于采用有源電感負載，多級級聯后構成環形壓控振蕩器，在保留環形壓控振蕩器優點的基礎上，具有較寬的頻率調諧范圍和很小的芯片面積，并有效改善了閾值交叉點處輸出電壓的斜率。

技術領域

本發明涉及集成電路設計領域，具體為一種基于有源電感負載的環形振蕩器延遲單元。

背景技術

壓控振蕩器是集成電路設計中不能缺少的重要功能模塊，它提供了頻率穩定且可控的本振信號。目前集成電路中的壓控振蕩器有環形振蕩器與LC振蕩器兩大主要類別。環形壓控振蕩器與LC壓控振蕩器相比具有頻率調諧范圍大、相位互補、功耗小、面積小和與標準CMOS工藝完全兼容等優勢。圖1為經典環形壓控振蕩器及其延遲單元原理圖。高速數據通信中對時序的抖動有嚴格的約束，所以一般的環形壓控振蕩器采用完全差分的方式，這樣可以有效地抑制振蕩器內部產生或外部耦合到振蕩器的共模噪聲。在壓控振蕩器輸出電壓的閾值交叉點處，擺率的增加會降低時序抖動，因此，環形壓控振蕩器的輸出電壓應具有快速的上升沿和下降沿，以使電路噪聲對振蕩器時序抖動的影響最小化。圖2是傳統的有源負載環形壓控振蕩器延遲單元，輸出電壓的上升沿和下降沿的斜率由壓控振蕩器輸出節點的RC時間常數決定。增加壓控振蕩器延遲單元里晶體管的寬度可以減小RC時間常數，但這種方法在降低了電阻的同時也增加了電容，對時間常數的綜合影響很小。

有源電感通過使用RC無源網絡以及有源器件(MOSFET、JFET、BJT等)模擬出無源電感的V-I特性。基于回轉器原理的有源電感由正跨導放大器和負跨導放大器加一個電容構成來實現電感特性。占用芯片面積與傳統的無源螺旋電感元件相比，僅為后者的1％～10％。有源電感還可以在寬頻率工作范圍內實現對電感值和Q值的調諧。

發明內容

本發明提供了一種基于有源電感負載的環形振蕩器延遲單元，它采用有源電感負載代替傳統的電阻負載或有源負載，在保留環形壓控振蕩器優點的基礎上，具有較寬的頻率調諧范圍和很小的芯片面積，并有效改善了閾值交叉點處輸出電壓的斜率。

為實現上述目的，本發明提供如下技術方案：一種基于有源電感負載的環形振蕩器延遲單元，包括差分輸入級，鎖存電路，其特征在于還包括第一有源電感負載與第二有源電感負載；

所述差分輸入級用于抑制振蕩器內部產生或外部耦合到振蕩器的共模噪聲，其設有兩個輸入端Vin+和Vin-，且這兩個輸入端作為整個延遲單元的輸入端；其設有兩個輸出端Vo-和Vo+，且這兩個輸出端作為整個延遲單元的輸出端；

所述鎖存電路內部采用交叉耦合連接而成，用于加快輸出電壓的躍遷，減少器件和電源噪聲對振蕩器時序抖動的瞬態持續時間，同時確保輸出電壓不隨電源電壓的變化與地彈而產生劇烈波動；其設有兩個輸出端，其中第一輸出端連接至整個延遲單元的第一輸出端Vo-，第二輸出端連接至整個延遲單元的第二輸出端Vo+-；

所述第一有源電感負載與第二有源電感負載其作為振蕩器負載，等效為輸出節點處的RLC網絡，并聯電感處于峰值時有效縮短對輸出節點進行充電和放電的時間，LC諧振時有效減少電感峰值處的時間常數，有效改善閾值交叉點處輸出電壓的斜率；其中第一有源電感負載的第一輸入端Vbias1連接偏置電壓Vc1，其第二輸入端Vbias2連接偏置電壓Vc2，其輸入輸出端Vinout連接至整個延遲單元的第一輸出端Vo-；第二有源電感負載的第一輸入端Vbias1連接偏置電壓Vc1，其第二輸入端Vbias2連接偏置電壓Vc2，其輸入輸出端Vinout連接至整個延遲單元的第二輸出端Vo+。