[發明專利]電阻式存儲器結構及其制作方法

有效

• 申請號: 202010035925.5
• 申請日: 2020-01-14
• 公開（公告）號: CN113192929B
• 公開（公告）日: 2023-07-25
• 發明（設計）人: 王溫壬;鄭鈞鴻;王泉富
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H10B63/00;H10N70/00;H01L21/768
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種電阻式存儲器結構，其特征在于，包含：

基底，分為存儲器區和邏輯元件區；

金屬插塞，位于該存儲器區內；以及

電阻式存儲器，設置于該金屬插塞上并且接觸該金屬插塞，其中該電阻式存儲器包含上電極、可變電阻層和下電極，該可變電阻層位于該上電極和該下電極之間，該可變電阻層具有第一下表面，該下電極具有第一上表面，該第一下表面和該第一上表面的形狀和面積相同并且該第一下表面僅部分重疊且接觸該第一上表面；

其中該第一上表面具有第一寬度，該第一下表面具有第二寬度，該第一寬度等于該第二寬度，該第一寬度和該第二寬度平行，該第一寬度僅部分重疊該第二寬度，其中50%至95%的該第一寬度和該第二寬度重疊。

2.如權利要求1所述的電阻式存儲器結構，其中該上電極具有第二下表面，該可變電阻層具有第二上表面，該第二下表面接觸并完全重疊該第二上表面。

3.如權利要求1所述的電阻式存儲器結構，另包含：

第三金屬介電層，覆蓋該存儲器區和該邏輯元件區，其中該金屬插塞穿透該存儲器區內的該第三金屬介電層；

第四金屬介電層，覆蓋該第三金屬介電層并且覆蓋該存儲器區和該邏輯元件區，其中該電阻式存儲器埋入于該第四金屬介電層；

第二插塞，設置在該邏輯元件區內的該第三金屬介電層中；

第三金屬層，覆蓋并接觸該第二插塞，其中該第三金屬層設置于該第三金屬介電層中；

第三插塞，設置在該邏輯元件區內的該第四金屬介電層中；

第四金屬層，覆蓋并接觸該第三插塞，其中該第四金屬層設置于該第四金屬介電層中；以及

第四漏極金屬層，覆蓋并接觸該電阻式存儲器的上電極。

4.如權利要求3所述的電阻式存儲器結構，其中該第二插塞的高度加上該第三金屬層的高度等于該金屬插塞的高度。

5.如權利要求3所述的電阻式存儲器結構，其中該第三插塞的高度加上該第四金屬層的高度等于該電阻式存儲器的高度加上該第四漏極金屬層的高度。

6.如權利要求3所述的電阻式存儲器結構，另包含第一晶體管，置于該基底的該邏輯元件區，其中該第一晶體管電連接該第二插塞、該第三金屬層、該第三插塞和該第四金屬層。

7.如權利要求3所述的電阻式存儲器結構，其中該電阻式存儲器的高度加上該第四漏極金屬層的高度等于該金屬插塞的高度。

8.如權利要求1所述的電阻式存儲器結構，另包含第二晶體管，設置于該基底的該存儲器區，其中該第二晶體管的漏極電連接該金屬插塞和該電阻式存儲器。

9.如權利要求1所述的電阻式存儲器結構，其中該第一下表面和該基底的上表面平行。

10.一種電阻式存儲器結構的制作方法，包含：

提供金屬介電層在基底上；

形成金屬插塞穿透該金屬介電層；

形成介電層覆蓋該金屬介電層；

形成開口在介電層中并由該開口曝露出該金屬插塞；

形成下電極覆蓋該介電層并填滿該開口；

進行平坦化制作工藝，移除在該開口之外的該下電極；

在該平坦化制作工藝之后，形成可變電阻層覆蓋該下電極；以及

形成上電極覆蓋該可變電阻層，其中該可變電阻層具有下表面，該下電極具有上表面，該下表面和該上表面的形狀和面積相同并且該下表面僅部分重疊且接觸該上表面；

其中該上表面具有第一寬度，該下表面具有第二寬度，該第一寬度等于該第二寬度，該第一寬度和該第二寬度平行，該第一寬度僅部分重疊該第二寬度，其中50%至95%的該第一寬度和該第二寬度重疊。

11.如權利要求10所述的電阻式存儲器結構的制作方法，其中該開口的形成步驟包含利用光掩模圖案化該介電層以形成該開口。

12.如權利要求11所述的電阻式存儲器結構的制作方法，其中形成該上電極和該可變電阻層的步驟包含：

在該平坦化制作工藝之后，形成該可變電阻層覆蓋該介電層和該下電極；

形成該上電極覆蓋該可變電阻層和該介電層；以及

利用該光掩模圖案化該可變電阻層和該上電極，使得該可變電阻層的寬度、該上電極的寬度和該下電極的寬度相同。