[發明專利]一種臺階結構的制造方法

有效

• 申請號: 202010035745.7
• 申請日: 2020-01-14
• 公開（公告）號: CN111204704B
• 公開（公告）日: 2023-09-19
• 發明（設計）人: 萬蔡辛
• 申請（專利權）人: 無錫韋感半導體有限公司
• 主分類號: B81C1/00
• 分類號: B81C1/00
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 楊思雨

本申請公開了一種臺階結構的制造方法，包括：在襯底的第一表面上形成第一掩膜層；圖形化第一掩膜層以形成貫穿第一掩膜層的第一開口，第一開口暴露第一表面的部分區域；在第一掩膜層以及第一開口上形成第二掩膜層；圖形化第二掩膜層以形成貫穿第二掩膜層的多個第二開口，每個第二開口至少暴露第一開口的部分邊界；以及分別以第一掩膜層和第二掩膜層為掩膜對襯底進行刻蝕，以在襯底中形成臺階結構，上述制造方法在第一次刻蝕過程中形成兩個小開孔比的深槽，這兩個深槽在第二次刻蝕過程中可平衡大面積開口時應力釋放的翹曲，改善大開孔比的深硅刻蝕中的翹曲問題，可有效提高產品良率，降低生產成本。

技術領域

本發明涉及MEMS技術領域，更具體地涉及一種臺階結構的制造方法。

背景技術

采用表面工藝制作的微機電(Micro-Electro-Mechnic?System，MEMS)系統是以硅片為基體，通過多次薄膜淀積和圖形加工制備形成的集微型機構、微型傳感器、信號處理電路、信號控制電路以及微型執行器接口、通信和電源于一體的三維微機械結構。

隨著MEMS的發展，對器件上的微結構的要求也越來越高，硅基襯底的加工從之前的單一的表面結構向更復雜的三維空間立體結構加工方向發展，高深寬比結構的加工則是其中的一個重要方向。高深寬比是指在一個三維結構中較長維度與較短維度之間的比值，MEMS中的高深寬比結構則是指微結構的高度與寬度比值或孔的深度與寬度比值較大的有垂直側壁的結構，因此深硅刻蝕技術在MEMS器件中得到重要的發展。

深硅刻蝕技術(High?Aspect?Ratio?Etching，大深寬比刻蝕)，又稱等離子體刻蝕，與傳統的反應離子刻蝕(Reactive?Ion?Etching，RIE)、電子回旋共振(Electron?SpinResonance，ESR)等刻蝕技術相比，具有更大的各向異性刻蝕速率比和更高的刻蝕速率，且系統結構簡單。

現有的干法刻蝕工藝的深硅刻蝕方法在實現較大開孔比(即刻蝕去除的面積占襯底面積的比例)的結構時，襯底會因為去除面積過大而發生翹曲(wafer?warpage)，影響后續制程的正常進行。

發明內容

有鑒于此，本發明的目的在于提供一種臺階結構的制造方法，解決了刻蝕過程中大面積開口引起的翹曲的問題，可有效提高產品良率，降低生產成本。

根據本發明實施例，提供了一種臺階結構的制造方法，包括：

在襯底的第一表面上形成第一掩膜層；

圖形化所述第一掩膜層以形成貫穿所述第一掩膜層的第一開口，所述第一開口暴露所述第一表面的部分區域；

在所述第一掩膜層以及所述第一開口上形成第二掩膜層；

圖形化所述第二掩膜層以形成貫穿所述第二掩膜層的多個第二開口，每個所述第二開口至少暴露所述第一開口的部分邊界；以及

分別以所述第一掩膜層和所述第二掩膜層為掩膜對所述襯底進行刻蝕，以在所述襯底中形成所述臺階結構。

優選地，所述多個第二開口的開口面積小于所述襯底面積的20％。

優選地，所述第一掩膜層為硅的氧化物，所述第二掩膜層為光刻膠。

優選地，所述分別以所述第一掩膜層和所述第二掩膜層為掩膜對所述襯底進行刻蝕，以在所述襯底中形成所述臺階結構包括：

以所述第二掩膜層為掩膜對所述襯底進行刻蝕，在所述襯底中形成多個第一深槽；

去除所述第二掩膜層；

以所述第一掩膜層為掩膜對所述襯底進行刻蝕，在所述襯底中形成預定深度的第二深槽，同時將所述多個第一深槽向下延伸至所述預定深度，所述多個第一深槽和所述第二深槽在所述襯底中形成所述臺階結構；以及