[發(fā)明專利]一種獲取虛擬多載波通信系統(tǒng)終端占用頻點的方法及系統(tǒng)

有效

• 申請?zhí)枺?/td>: 202010033460.X
• 申請日: 2020-01-13
• 公開（公告）號: CN111246551B
• 公開（公告）日: 2022-04-22
• 發(fā)明（設(shè)計）人: 艾鋒;余剛
• 申請（專利權(quán)）人: 武漢信科移動通信技術(shù)有限公司
• 主分類號: H04W52/02
• 分類號: H04W52/02
• 代理公司: 北京路浩知識產(chǎn)權(quán)代理有限公司 11002
• 代理人: 張睿

本發(fā)明實施例提供一種獲取虛擬多載波通信系統(tǒng)終端占用頻點的方法及系統(tǒng)。該方法包括：待分析終端接入BBU建立的小區(qū)；統(tǒng)計待分析終端接入所有虛擬載波上行通道功率，并按照大小進(jìn)行排序；按照預(yù)設(shè)時間間隔關(guān)閉上行接入通道；待所述預(yù)設(shè)時間間隔結(jié)束，打開上行接入通道；統(tǒng)計在預(yù)設(shè)時間間隔內(nèi)，待分析終端響應(yīng)正確的次數(shù)；除去上行接入通道功率排序序列中功率最大的上行接入通道，對其它上行接入通道進(jìn)行統(tǒng)計，直到得到待分析終端全部的占用頻點。本發(fā)明實施例通過統(tǒng)計各虛擬載波上行通道功率，及待分析終端響應(yīng)次數(shù)，具有搜索次數(shù)少，準(zhǔn)確度高的特點，無需增加新的硬件即可實現(xiàn)對占用頻點的精確統(tǒng)計，在成本、功耗和體積方面有明顯降低。

技術(shù)領(lǐng)域

本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種獲取虛擬多載波通信系統(tǒng)終端占用頻點的方法及系統(tǒng)。

背景技術(shù)

在LTE覆蓋場景下，有時需要實現(xiàn)多個不同頻點的LTE載波同時覆蓋，但對容量要求不高。

現(xiàn)有技術(shù)中有針對上述問題的解決方案，但存在如下缺陷：當(dāng)終端接入BBU后，BBU不能識別終端是通過主載波或是虛擬載波接入，在某些情況下，終端接入信息十分重要，因此，該方法使用范圍有一定的局限性。

發(fā)明內(nèi)容

本發(fā)明實施例提供一種獲取虛擬多載波通信系統(tǒng)終端占用頻點的方法及系統(tǒng)，用以解決現(xiàn)有技術(shù)中對接入終端占用頻點的判斷上無法識別接入的是哪種類型的載波，并且需要額外的硬件來實現(xiàn)獲取識別方案。

第一方面，本發(fā)明實施例提供一種獲取虛擬多載波通信系統(tǒng)終端占用頻點的方法，包括：

獲取BBU單元建立的單個覆蓋小區(qū)，所述BBU單元開啟虛擬多載波接入，待分析終端接入所述BBU單元；

統(tǒng)計所述待分析終端接入所述單個覆蓋小區(qū)的所有虛擬載波上行通道功率，并對所述所有虛擬載波上行通道功率按照大小進(jìn)行排序，得到上行接入通道功率排序序列；

提取所述上行接入通道功率排序序列中功率最大的上行接入通道，按照預(yù)設(shè)時間間隔關(guān)閉所述上行接入通道；

待所述預(yù)設(shè)時間間隔結(jié)束，打開所述上行接入通道；

統(tǒng)計在所述預(yù)設(shè)時間間隔內(nèi)，所述BBU單元正確解調(diào)所述待分析終端上行信號的次數(shù)，并將所述次數(shù)上報給管理系統(tǒng)；

所述管理系統(tǒng)根據(jù)所述次數(shù)判斷所述待分析終端是否在所述上行接入通道上接入；

除去所述上行接入通道功率排序序列中功率最大的上行接入通道，對所述上行接入通道功率排序序列中其它上行接入通道進(jìn)行統(tǒng)計，直到得到所述待分析終端在所述單個覆蓋小區(qū)中全部的占用頻點。

優(yōu)選地，所述提取所述上行接入通道功率排序序列中功率最大的上行接入通道，按照預(yù)設(shè)時間間隔關(guān)閉所述上行接入通道，具體包括：

按照所述預(yù)設(shè)時間間隔，觸發(fā)FPGA關(guān)閉所述上行接入通道功率排序序列中排序為一的上行接入通道；

在所述預(yù)設(shè)時間間隔內(nèi)，F(xiàn)PGA將開關(guān)信號及基帶信號發(fā)送至CPU的基帶解碼部分。

優(yōu)選地，所述待所述預(yù)設(shè)時間間隔結(jié)束，打開所述上行接入通道，具體包括：

待所述預(yù)設(shè)時間間隔結(jié)束后，F(xiàn)PGA打開關(guān)閉的所述上行接入通道，使所述待分析終端保持接入。

優(yōu)選地，所述統(tǒng)計在所述預(yù)設(shè)時間間隔內(nèi)，所述BBU單元正確解調(diào)所述待分析終端上行信號的次數(shù)，并將所述次數(shù)上報給管理系統(tǒng)，具體包括：

在所述預(yù)設(shè)時間間隔內(nèi)，由所述基帶解碼部分統(tǒng)計所述待分析終端與所述基帶解碼部分之間相關(guān)的CRC正確次數(shù)，并上報給CPU的操作維護(hù)管理部分。

優(yōu)選地，所述管理系統(tǒng)根據(jù)所述次數(shù)判斷所述待分析終端是否在所述上行接入通道上接入，具體包括：