[發明專利]一種獲取虛擬多載波通信系統終端占用頻點的方法及系統

有效

• 申請號: 202010033460.X
• 申請日: 2020-01-13
• 公開（公告）號: CN111246551B
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 艾鋒;余剛
• 申請（專利權）人: 武漢信科移動通信技術有限公司
• 主分類號: H04W52/02
• 分類號: H04W52/02
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 張睿

1.一種獲取虛擬多載波通信系統終端占用頻點的方法，其特征在于，包括：

獲取BBU單元建立的單個覆蓋小區，所述BBU單元開啟虛擬多載波接入，待分析終端接入所述BBU單元；

統計所述待分析終端接入所述單個覆蓋小區的所有虛擬載波上行通道功率，并對所述所有虛擬載波上行通道功率按照大小進行排序，得到上行接入通道功率排序序列；

提取所述上行接入通道功率排序序列中功率最大的上行接入通道，按照預設時間間隔關閉所述上行接入通道；

待所述預設時間間隔結束，打開所述上行接入通道；

統計在所述預設時間間隔內，所述BBU單元正確解調所述待分析終端上行信號的次數，并將所述次數上報給管理系統；

所述管理系統根據所述次數判斷所述待分析終端是否在所述上行接入通道上接入；

除去所述上行接入通道功率排序序列中功率最大的上行接入通道，對所述上行接入通道功率排序序列中其它上行接入通道進行統計，直到得到所述待分析終端在所述單個覆蓋小區中全部的占用頻點。

2.根據權利要求1所述的獲取虛擬多載波通信系統終端占用頻點的方法，其特征在于，所述提取所述上行接入通道功率排序序列中功率最大的上行接入通道，按照預設時間間隔關閉所述上行接入通道，具體包括：

按照所述預設時間間隔，觸發FPGA關閉所述上行接入通道功率排序序列中排序為一的上行接入通道；

在所述預設時間間隔內，FPGA將開關信號及基帶信號發送至CPU的基帶解碼部分。

3.根據權利要求1所述的獲取虛擬多載波通信系統終端占用頻點的方法，其特征在于，所述待所述預設時間間隔結束，打開所述上行接入通道，具體包括：

待所述預設時間間隔結束后，FPGA打開關閉的所述上行接入通道，使所述待分析終端保持接入。

4.根據權利要求2所述的獲取虛擬多載波通信系統終端占用頻點的方法，其特征在于，所述統計在所述預設時間間隔內，所述BBU單元正確解調所述待分析終端上行信號的次數，并將所述次數上報給管理系統，具體包括：

在所述預設時間間隔內，由所述基帶解碼部分統計所述待分析終端與所述基帶解碼部分之間相關的CRC正確次數，并上報給CPU的操作維護管理部分。

5.根據權利要求4所述的獲取虛擬多載波通信系統終端占用頻點的方法，其特征在于，所述管理系統根據所述次數判斷所述待分析終端是否在所述上行接入通道上接入，具體包括：

若判斷獲知所述CRC正確次數為0，則所述待分析終端在所述上行接入通道上接入，占用頻點數增加1，否則，所述待分析終端未接入所述上行接入通道，所述占用頻點數不增加。

6.一種獲取虛擬多載波通信系統終端占用頻點的系統，其特征在于，包括：

獲取模塊，用于獲取BBU單元建立的單個覆蓋小區，所述BBU單元開啟虛擬多載波接入，待分析終端接入所述BBU單元；

統計模塊，用于統計所述待分析終端接入所述單個覆蓋小區的所有虛擬載波上行通道功率，并對所述所有虛擬載波上行通道功率按照大小進行排序，得到上行接入通道功率排序序列；

關閉模塊，用于提取所述上行接入通道功率排序序列中功率最大的上行接入通道，按照預設時間間隔關閉所述上行接入通道；

打開模塊，用于待所述預設時間間隔結束，打開所述上行接入通道；

驗證模塊，用于統計在所述預設時間間隔內，所述BBU單元正確解調所述待分析終端上行信號的次數，并將所述次數上報給管理系統；

判斷模塊，用于所述管理系統根據所述次數判斷所述待分析終端是否在所述上行接入通道上接入；

重復模塊，用于除去所述上行接入通道功率排序序列中功率最大的上行接入通道，對所述上行接入通道功率排序序列中其它上行接入通道進行統計，直到得到所述待分析終端在所述單個覆蓋小區中全部的占用頻點。

7.根據權利要求6所述的獲取虛擬多載波通信系統終端占用頻點的系統，其特征在于，所述關閉模塊具體用于按照所述預設時間間隔，觸發FPGA關閉所述上行接入通道功率排序序列中排序為一的上行接入通道；在所述預設時間間隔內，FPGA將開關信號及基帶信號發送至CPU的基帶解碼部分。